发明名称 双位元电介质记忆胞之阵列及读取非挥发性记忆胞之改良预先充电方法
摘要 一种侦测储存于双位元电介质记忆胞(48)之阵列(40)内,第一双位元电介质记忆记忆胞(49)之电荷储存区域(62)之电荷之方法,包含将与第一记忆记忆胞(49)之通道区域(50)形成一源极接面之第一位元线(201),耦合至地线(68)。一高电压施加至第一记忆记忆胞(49)之闸极(60)与第二位元线(202),即第一位元线(201)右侧之下一位元线,且仅藉由通道区域(50)与第一位元线(201)分隔。隔绝第三位元线(203),即第二位元线(202)右侧之下一位元线,使得其电位仅受其与位于第三位元线(203)相反侧之第二通道区域(50)与第三通道区域(50)间之接面所影响。一高电压施加至预先充电位元线,位于第三位元线(203)之右侧,并侦测于第二位元线(202)之电流,以决定第一记忆记忆胞(49)之源极位元(62)之程式化状态。
申请公布号 TWI323894 申请公布日期 2010.04.21
申请号 TW092124291 申请日期 2003.09.03
申请人 史班逊有限公司 发明人 何谊;艾德华 F 洛宁;刘克政;马克 W 兰道夫;达莲娜G 汉米尔顿;陈柏苓;李宾宽
分类号 G11C16/02 主分类号 G11C16/02
代理机构 代理人 洪武雄;陈昭诚
主权项 一种侦测储存于一双位元电介质记忆胞48之阵列40内,第一双位元电介质记忆记忆胞49之一源极电荷储存区域62之电荷之方法,该方法包含:将与该第一记忆记忆胞49之一通道区域50形成源极接面之第一位元线201接地,该通道区域50位于该第一位元线201之右侧;施加一高电压至该第一记忆记忆胞49之一闸极60;施加一高电压至与该通道区域50形成汲极接面之第二位元线202,该第二位元线202位于该第一位元线201之右侧,且位于该通道区域50之右侧;隔绝第三位元线203,使得其电位仅受其与第二通道区域50与第三通道区域50之接面所影响;该第三位元线203位于该第二位元线202之右侧,且仅由位于其中之该第二通道区域50与该第二位元线202分隔;该第三通道区域50位于该第三位元线203之右侧;施加一高电压至一预先充电位元线,该预先充电位元线位于该第三位元线203之右侧;以及侦测于该第二位元线202之电流。
地址 美国