嵌入式处理器片内指令和数据推送装置

摘要

本发明公开了一种嵌入式处理器片内指令和数据推送装置，用于解决现有技术下总线上数据流量大的技术问题，其技术方案是在二级混合Cache端增加一个推送地址保存和产生单元、一个推送时机控制单元，在一级指令Cache端增加一个指令推送Buffer，在一级数据Cache端增加一个数据推送Buffer。由于有了推送地址保存和产生单元、推送时机控制单元，使指令和数据调度的主动权由高层次存储系统转移到了低层次存储系统，由于低层次存储系统能够更好对访问进行有效调度，解决了一级Cache的访问冲突问题，并且也不需要一级Cache发送大量的访问请求，减少了总线上数据的流量。指令推送Buffer和数据推送Buffer的增加消除了推送带来的Cache污染问题。

主权项

一种嵌入式处理器片内指令和数据推送装置，包括指令单元、Load/Store单元、一级指令Cache、一级数据Cache、指令缺失队列、数据缺失队列、数据写回队列以及二级混合Cache，其特征在于：还包括推送地址保存和产生单元、推送时机控制单元、指令推送Buffer和数据推送Buffer，所述推送地址保存和产生单元包括指令推送地址寄存器、数据正向推送地址寄存器和数据反向推送地址寄存器，指令单元取指令时将地址同时发送到指令推送Buffer和一级指令Cache，指令推送Buffer和一级指令Cache都缺失时，地址被发送到二级混合Cache，二级混合Cache将所需的指令传递给一级指令Cache并用缺失地址更新指令推送地址寄存器；Load/Store单元存/取数据时将地址同时发送到数据推送Buffer和一级数据Cache，数据推送Buffer和一级数据Cache都缺失时，地址被发送到二级混合Cache，二级混合Cache将所读到的数据优先传递给一级数据Cache并用缺失地址同时更新数据正向推送地址寄存器和数据反向推送地址寄存器，总线空闲时，二级混合Cache根据推送地址保存和产生单元中的地址向指令推送Buffer和数据推送Buffer分别推送指令和数据。