发明名称 | 指令控制装置以及指令控制方法 | ||
摘要 | 本发明在具有执行多个由一系列表示处理的指令组成的线程的SMT功能的CPU(10)中,包括:解码部(109),对多个线程的指令表示的处理进行解码;指令缓冲器(104),从线程获取指令并保持,按照线程中的顺序将保持的指令注入解码部(109);和执行流水线(220),执行由解码部(109)解码的指令的处理;解码部(109)在上述指令解码时,确认该指令可执行的条件是否具备,对于条件不具备的指令以后的由指令缓冲器(104)保持的指令,对该解码部(109)请求再次注入。 | ||
申请公布号 | CN101689109A | 申请公布日期 | 2010.03.31 |
申请号 | CN200780053381.8 | 申请日期 | 2007.06.20 |
申请人 | 富士通株式会社 | 发明人 | 吉田利雄 |
分类号 | G06F9/38(2006.01)I | 主分类号 | G06F9/38(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 雒运朴;李 伟 |
主权项 | 1、一种指令控制装置,其特征在于,具有:指令读取部,从具有多个指令的线程取得指令;指令缓冲器,保持所述取得的指令;指令解码部,保持并解码从所述指令缓冲器输出的指令;指令执行部,执行所述被解码的指令;以及指令注入控制部,在将所述指令缓冲器中保持的指令注入所述指令解码部的情况下,在先行于所述指令缓冲器中保持的指令的指令正在使用所述指令执行部时,使所述指令解码部保持的指令和所述指令解码部保持的指令的后续指令无效,并且使所述指令缓冲器再次保持所述指令解码部保持的指令和所述指令解码部保持的指令的后续指令。 | ||
地址 | 日本神奈川县 |