金属氧化物半导体电路设计及其操作方法

摘要

由核心晶体管制成的互补金属氧化物半导体(CMOS)电路能够从具有超过所述晶体管的可靠性极限的电压的IO电源可靠地操作。在实施例中，将运算放大器的偏压部分地改变成对应于所述可靠性极限的固定电压。在实施例中，开关电容器网络由包括核心晶体管的一个或一个以上放大器及开关制成，但并不将所述核心晶体管暴露于超过其可靠性极限的电压。在实施例中，运算跨导放大器(OTA)包括核心晶体管且从IO电源操作。可使用用于移位断电信号的电平的电平移位器来避免在关断期间所述OTA的核心晶体管的过度电压应力。可使用非电平移位装置箝位所述OTA的输出电压及选定的内部电压，从而还避免在关断期间所述核心晶体管的过度电压应力。

主权项

1.一种运算放大器，其包含：接地轨道；第一电源轨道，其经配置以连接到第一电源，所述第一电源在所述第一电源轨道与所述接地轨道之间提供第一电源电压；第二电源轨道，其经配置以连接到第二电源，所述第二电源在所述第二电源轨道与所述接地轨道之间提供第二电源电压，所述第二电源电压小于所述第一电源电压；以及多个金属氧化物半导体晶体管，其按照小于所述第一电源电压的可靠性电压极限制造；其中：所述多个晶体管包含第一P沟道晶体管、第二P沟道晶体管、第三P沟道晶体管、第四P沟道晶体管、第一N沟道晶体管、第二N沟道晶体管、第三N沟道晶体管及第四N沟道晶体管，所述多个晶体管中的每一晶体管包含源极、漏极及栅极；所述第一P沟道晶体管的所述源极耦合到所述第一电源轨道，所述第一P沟道晶体管的所述漏极耦合到所述第二P沟道晶体管的所述源极，所述第二P沟道晶体管的所述漏极耦合到所述第一N沟道晶体管的所述漏极的所述漏极，所述第一N沟道晶体管的所述源极耦合到所述第二N沟道晶体管的所述漏极，且所述第二N沟道晶体管的所述源极耦合到所述接地轨道；所述第三P沟道晶体管的所述源极耦合到所述第一电源轨道，所述第三P沟道晶体管的所述漏极耦合到所述第四P沟道晶体管的所述源极，所述第四P沟道晶体管的所述漏极耦合到所述第三N沟道晶体管的所述漏极，所述第三N沟道晶体管的所述源极耦合到所述第四N沟道晶体管的所述漏极，且所述第四N沟道晶体管的所述源极耦合到所述接地轨道；所述第二P沟道晶体管、所述第四P沟道晶体管、所述第一N沟道晶体管及所述第三N沟道晶体管的所述栅极耦合到所述第二电源轨道。