发明名称 半导体集成电路装置
摘要 本发明是关于半导体集成电路装置,提供一种既可确保电路单元在芯片上的安装率并且可确保微细化有所进展的半导体组件及布线的均等性的技术。将形成NAND电路单元的n通道型MISFETQn2及n通道型MISFETQn3各自的栅极电极4设为同一节点,并根据相同的输入信号而同时进行导通/断开动作的构造。n信道型MISFETQn2及n通道型MISFETQn3设为邻接而配置,且电性串联连接的构造。而且,将形成NAND电路单元的p通道型MISFETQp3及p通道型MISFETQp4各自的栅极电极4设为同一节点,并根据相同的输入信号而同时进行导通/断开动作的构造。p信道型MISFETQp3及p通道型MISFETQp4设为邻接而配置,且电性串联连接的构造。
申请公布号 CN101673742A 申请公布日期 2010.03.17
申请号 CN200910160028.0 申请日期 2009.07.17
申请人 株式会社瑞萨科技 发明人 清水洋治
分类号 H01L27/088(2006.01)I;H01L23/52(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 代理人 刘国伟
主权项 1.一种半导体集成电路装置,其特征在于,其具有电路单元,该电路单元包含形成在半导体基板主面上的、栅极为同一节点的同一通道型的多个MISFET,且所述多个MISFET彼此邻接地串联连接,并通过对所述栅极的信号输入而连动地进行导通/断开动作。
地址 日本东京