发明名称 一种应用快速频率捕获方法的全数字锁相环
摘要 一种应用快速频率捕获方法的全数字锁相环,用于对设有包括鉴相鉴频器,时间数字转换器,数字滤波器,数控振荡器和分频器构成的全数字锁相环在短时间内锁定频率,其特征在于:通过设计的算法找到控制数控振荡器频率的一个控制字,受该控制字控制的数控振荡器输出的频率经过分频后得到分频时钟频率与参考时钟频率相近;该全数字锁相环设有快速频率捕获和锁相两个环路,两个环路交替工作,首先由快速频率捕获环路完成频率捕获,然后再由锁相环路完成精确锁定。
申请公布号 CN101640534A 申请公布日期 2010.02.03
申请号 CN200910184798.9 申请日期 2009.08.14
申请人 东南大学 发明人 陈鑫;杨军;刘新宁;时龙兴
分类号 H03L7/08(2006.01)I 主分类号 H03L7/08(2006.01)I
代理机构 南京经纬专利商标代理有限公司 代理人 奚幼坚
主权项 1、一种应用快速频率捕获方法的全数字锁相环,用于对设有包括鉴相鉴频器,时间数字转换器,数字滤波器,数控振荡器和分频器构成的全数字锁相环在短时间内锁定频率,其特征在于:快速频率捕获方法是通过设计的算法找到控制数控振荡器频率的一个控制字,受该控制字控制的振荡器输出的时钟经过分频后得到的分频时钟频率与参考时钟频率相近;根据锁相环的锁定时间估计公式:<img file="A2009101847980002C1.GIF" wi="753" he="108" />式中,k是一个系数,和锁相环具体电路有关,B为锁相环的带宽,Δf是参考时钟和分频时钟之间的初始频率差。从(1)式可以看出,锁相环的锁定时间和锁相环的带宽成反比,和锁相环的初始频率差成正比;当分频时钟和参考时钟之间的频率差满足如下公式时,由锁相环路基于鉴相鉴频器鉴出的参考时钟和分频时钟之间的相位差,来控制数控振荡器进入环路锁定;<maths num="0001"><![CDATA[<math><mrow><mo>-</mo><mfrac><mrow><mn>2</mn><msub><mi>f</mi><mi>ref</mi></msub></mrow><mi>M</mi></mfrac><mo>&lt;</mo><msub><mi>f</mi><mi>div</mi></msub><mo>-</mo><msub><mi>f</mi><mi>ref</mi></msub><mo>&lt;</mo><mfrac><mrow><mn>2</mn><msub><mi>f</mi><mi>ref</mi></msub></mrow><mi>M</mi></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>2</mn><mo>)</mo></mrow><mo>,</mo></mrow></math>]]></maths>其中f<sub>ref</sub>为参考时钟频率,f<sub>div</sub>为分频时钟频率,M为分频系数;由于锁相环是在初始频率差小于<img file="A2009101847980002C3.GIF" wi="105" he="115" />的情况下工作,因此锁定时间很短;当分频器只工作半个参考时钟周期时,有如下公式成立,其中,F为保存下的分频器的计数结果,f为数控振荡器输出的高频时钟,f<sub>ref</sub>为参考时钟频率。F=f/2f<sub>ref</sub>    (3),因此,分频器的计数结果包含了频率信息。所以频率捕获完成时,控制字W<sub>locked</sub>可以由下式得到:W<sub>locked</sub>=W<sub>0</sub>+K<sub>f</sub>(M/2-F<sub>0</sub>)(4),其中,W<sub>0</sub>为一控制字,F<sub>0</sub>为相对应分频器计数器计数的结果,K<sub>f</sub>为一参数,其定义如下:<maths num="0002"><![CDATA[<math><mrow><msub><mi>K</mi><mi>f</mi></msub><mo>=</mo><mfrac><mrow><mn>2</mn><msub><mi>f</mi><mi>ref</mi></msub></mrow><msub><mi>K</mi><mi>o</mi></msub></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>5</mn><mo>)</mo></mrow><mo>,</mo></mrow></math>]]></maths>其中,K<sub>o</sub>为数控振荡器的增益。
地址 210096江苏省南京市四牌楼2号
您可能感兴趣的专利