发明名称 |
半导体元件及其制造方法 |
摘要 |
一种半导体元件的制造方法。此方法是先提供具有电路区、电容区与记忆胞区的第一导电型的基底。然后,于电容区的基底中形成沟渠。接着,于记忆胞区的基底上依次形成第一介电层与第一导体层。而后,于基底上形成ONO层。之后,移除电路区的ONO层。随后,于电路区的基底上形成第三介电层。然后,于基底上形成第二导体层。接着,于记忆胞区定义出第一闸极结构。而后,于电路区定义出第二闸极结构,以及于电容区定义出电容结构。之后,于第一闸极结构、第二闸极结构与电容结构二侧的基底中形成第二导电型的掺杂区。 |
申请公布号 |
CN101609815A |
申请公布日期 |
2009.12.23 |
申请号 |
CN200810039106.7 |
申请日期 |
2008.06.18 |
申请人 |
和舰科技(苏州)有限公司 |
发明人 |
李秋德 |
分类号 |
H01L21/8247(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
上海天翔知识产权代理有限公司 |
代理人 |
刘粉宝 |
主权项 |
1、一种半导体元件的制造方法,其特征在于,包括:提供第一导电型的基底,所述基底具有电路区、电容区与记忆胞区;于所述电容区的所述基底中形成沟渠;于所述记忆胞区的所述基底上形成第一介电层与第一导体层;于所述基底上形成第二介电层,所述第二介电层是由氧化硅层/氮化硅层/氧化硅层所组成;移除所述电路区的所述第二介电层;于所述电路区的所述基底上形成第三介电层;于所述基底上形成第二导体层;于所述记忆胞区定义出第一闸极结构;于所述电路区定义出第二闸极结构,以及于所述电容区定义出电容结构;以及于所述第一闸极结构、所述第二闸极结构与所述电容结构二侧的所述基底中形成第二导电型的掺杂区。 |
地址 |
215025江苏省苏州市苏州工业园区星华街333号 |