| 主权项 |
1.一种半导体非挥发性记忆装置,主要包括分别具有控制闸极,吸极,及源极之许多非挥发性半导体记忆体晶胞,共同连接于许多挥发性半导体记忆体晶胞之控制闸极之字线,及分别连接于该许多非挥发性半导体记忆体晶胞之吸极之许多位元线,在该许多非挥发性半导体记忆体晶胞上写入时,只对该写入不充之非挥发性半导体记忆体晶胞继续进行该写入,其特征为包括:对该许多非挥发性半导体记忆体晶胞进行抹消时,只对该抹消不充分之非挥发性半导体记忆体继续进行该抹消之装置。2.一种半导体非挥发性记忆装置,主要包括分别具有控制闸极,吸极,及源极之许多非挥发性半导体记忆体晶胞,共同的连接于该许多非挥发性半导体记忆体晶胞之控制闸极之字线,及分别连接于该许多非挥发性半导体记忆体晶胞之吸极之许多位元线,及分别连接于该许多位元线,分别保持该许多非挥发性半导体记忆体晶胞之各非挥发性半导体记忆体晶胞之改写资料之许多闩锁电路,在该许多闩锁电路上设定该改写资料,而且对该许多非挥发性半导体记忆体晶胞进行写入动作时,配合该许多非挥发性半导体记忆体晶胞之各非挥发性半导体记忆体晶胞之状态重新设定该许多闩锁电路之该改写资料,配合该重新设定之该改写资料,控制对每一非挥发性半导体记忆体晶胞之该写入动作之继续或停止,其特征为包括:在该许多闩锁电路上设定该改写资料,而且对该许多非挥发性半导体记忆体晶胞进行抹消动作时,配合该许多非挥发性半导体记忆体晶胞之各非挥发性半导体记忆体晶胞之状态重新设定该改写资料,配合该重新设定之该改写资料对该许多非挥发性半导体记忆体晶胞之各非挥发性半导体记忆体晶胞继续进行或停止进行该抹消动作。3.如申请专利范围第2项之装置,其中保持于该许多闩锁电路中之该改写资料,系配合将该许多非挥发性半导体记忆体晶胞之资讯分别整批的读出于该许多位元线上时发生之该许多位元线之各位元线之电位变化在该装置内部重新设定。4.如申请专利范围第1项之装置,其中该许多非挥发性半导体记忆体晶胞具有第1临限电压及与该第1临限値电压不同之第2临限値电压,而该第1临限値电压与该第2临限値电压之不均匀为1V以下。5.一种具有如申请专利范围第1项之半导体非挥发性记忆装置之电脑系统,其特征为:该半导体非挥发性记忆装置之该重新写入或该重新抹消不依照中央处理装置之指令执行。图示简单说明:第一图为本发明一实施例之半导体非挥发性记忆装置之写入动作之流程图;第二图为本发明一实施例之半导体非挥发性记忆装置之抹消动作之流程图;第三图为习用例之抹消动作之流程图;第四图为本发明一实施例之半导体非挥发性记忆体晶胞之电晶体之断面图;第五a,五b图为本发明一实施例之将半导体非挥发性半导体记忆体晶胞之电晶体之临限値电压选择性的降低之动作时之电压施加例之断面图;第六a,六b图为本发明一实施例之将半导体非挥发性记忆体晶胞之电晶体之临限値电压选择性的昇降之动作时之电压施加例之断面图;第七图为构成1个记忆体晶胞阵列部之记忆体晶胞之连接例(NOR)之电路图;第八图为构成1个记忆体晶胞阵列部之记忆体晶胞之连接例(DINOR)之电路图;第九图为构成1个记忆体晶胞阵列部之记忆体晶胞之连接例(AND)之电路图;第十图为构成1个记忆体晶胞阵列部之记忆体晶胞之连接例(HICR)之电路图;第十一图为构成1个记忆体晶胞阵列部之记忆体晶胞之连接例(NAND)之电路图;第十二a,十二b图为利用习用例之改写动作时之记忆体晶胞临限値电压分布之图;第十三a,十三b图为利用本发明实施例之改写动作时之记忆体晶胞临限値电压之分布图;第十四图为本发明一实施例之半导体非挥发性记忆装置之功能方块图;第十五图为本发明一实施例降低记忆体晶胞临限値电压之动作时之侦测放大器内之正反器之资料之图;第十六图为本发明一实施例之昇高记忆体晶胞临限値电压之动作时之侦测放大器内之正反器之资料之图;第十七图为本发明一实施例之侦测闩锁电路之详细电路图;第十八图为本发明一实施例之降低临限値电压之动作时之动作时序波形图;第十九图为本发明一实施例之昇高临限値电压之动作时之动作时序波形图;第二十图为本发明一实施例之利用半导体非挥发性记忆装置之电脑系统之方块图;第二十一图为本发明一实施例之利用半导体非挥发性记忆装置之个人电脑卡之方块图。 |
