| 发明名称 | 用于制造具有改善刷新时间的半导体装置的方法 | ||
| 摘要 | 本发明涉及一种具有改善刷新时间的半导体装置的制造方法。该方法包含下列步骤：在基板上形成若干栅极线；通过使用栅极线当作掩模，离子注入第一掺杂物，形成若干单元接面；沿着栅极线的纵断面，形成缓冲层；通过在有缓冲层的情形下，离子注入第二掺杂物进入基板，在单元接面中形成若干插栓离子注入区，因此有插栓形成在其上。 | ||
| 申请公布号 | CN100565809C | 申请公布日期 | 2009.12.02 |
| 申请号 | CN200410037353.5 | 申请日期 | 2004.04.27 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 吴在根;洪炳涉 |
| 分类号 | H01L21/28(2006.01)I;H01L21/3205(2006.01)I;H01L21/768(2006.01)I;H01L21/265(2006.01)I;H01L21/8242(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 王学强 |
| 主权项 | 1.一种在半导体装置的有源区上形成插栓的方法，包括下列步骤：在基板上形成若干栅极线；通过使用栅极线当作掩模，离子注入第一掺杂物，而形成若干单元接面；在包含栅极线的合成结构的整个表面上形成缓冲层；及在有缓冲层的情形下，通过将第二掺杂物离子注入进入基板，在单元接面中形成若干插栓离子注入区，以此在该处上形成插栓。 | ||
| 地址 | 韩国京畿道 | ||