| 主权项 |
1.一种半导体之轻掺杂汲极制程,该制程包含下列步骤:进行一场氧化层之隔离制程,以定义出一主动区域;形成一闸氧化层于一底材矽上;形成一多晶矽层于该闸氧化层上;以一光阻为光罩,蚀刻该闸氧化层与该多晶矽层之部份,以定义出一闸极;形成一磷矽玻璃层于该闸极与该底材矽上;进行回火热处理,以形成轻掺杂之一轻掺杂汲极与一轻掺杂源极;进行热氧化,以形成一氧化层于该底材矽与该闸极上;非等向性蚀刻该磷矽玻璃层,以形成一间隙壁;及形成重掺杂之一重掺杂汲极与一重掺杂源极。2.如申请专利范围第1项之制程,其中上述之闸氧化层厚度约为40到200埃之间。3.如申请专利范围第1项之制程,其中上述之多晶矽层厚度约为500到3000埃之间。4.如申请专利范围第1项之制程,其中上述之磷矽玻璃层系以化学气相沈积法(CVD)所沈积,其厚度约为200到2000埃之间。5.如申请专利范围第1项之制程,其中上述回火热处理步骤,所形成该轻掺杂汲极与该轻掺杂源极之掺杂浓度约为1017cm-3到1019cm-3之间。6.如申请专利范围第1项之制程,其中上述之热氧化步骤,系以乾式热氧化方式,形成该氧化层厚度约为100到200埃之间。7.一种半导体之轻掺杂汲极制程,该制程包含下列步骤:进行一场氧化层之隔离制程,以定义出一主动区域;形成一闸氧化层于一底材矽上;形成一多晶矽层于该闸氧化层上;以一光阻为光罩,蚀刻该闸氧化层与该多晶矽层之部份,以定义出一闸极;形成一磷矽玻璃层于该闸极与该底材矽上;进行回火热处理,以形成轻掺杂之一轻掺杂汲极与一轻掺杂源极;非等向性蚀刻该磷矽玻璃层,以形成一间隙壁;进行热氧化,以形成一氧化层于该底材矽与该闸极上;及形成重掺杂之一重掺杂汲极与一重掺杂源极。8.如申请专利范围第7项之制程,其中上述之闸氧化层厚度约为40到200埃之间。9.如申请专利范围第7项之制程,其中上述之多晶矽层厚度约为500到3000埃之间。10.如申请专利范围第7项之制程,其中上述之磷矽玻璃层系以化学气相沈积法(CVD)所沈积,其厚度约为200到2000埃之间。11.如申请专利范围第7项之制程,其中上述回火热处理步骤,所形成该轻掺杂汲极与该轻掺杂源极之掺杂浓度约为1017cm-3到1019cm-3之间。12.如申请专利范围第7项之制程,其中上述之热氧化步骤,系以乾式热氧化方式,形成该氧化层厚度约为100到200埃之间。13.一种半导体之轻掺杂汲极制程,该制程包含下列步骤:进行一场氧化层之隔离制程,以定义出一主动区域;形成一闸氧化层于一底材矽上;形成一多晶矽层于该闸氧化层上;以一光阻为光罩,蚀刻该闸氧化层与该多晶矽层之部份,以定义出一闸极;形成一磷矽玻璃层于该闸极与该底材矽上;非等向性蚀刻该磷矽玻璃层,以形成一间隙壁;进行回火热处理,以形成轻掺杂之一轻掺杂汲极与一轻掺杂源极;进行热氧化,以形成一氧化层于该底材矽与该闸极上;及形成重掺杂之一重掺杂汲极与一重掺杂源极。14.如申请专利范围第13项之制程,其中上述之闸氧化层厚度约为40到200埃之间。15.如申请专利范围第13项之制程,其中上述之多晶矽层厚度约为500到3000埃之间。16.如申请专利范围第13项之制程,其中上述之磷矽玻璃层系以化学气相沈积法(CVD)所沈积,其厚度约为200到2000埃之间。17.如申请专利范围第13项之制程,其中上述回火热处理步骤,所形成该轻掺杂汲极与该轻掺杂源极之掺杂浓度约为1017cm-3到1019cm-3之间。18.如申请专利范围第13项之制程,其中上述之热氧化步骤,系以乾式热氧化方式,形成该氧化层厚度约为100到200埃之间。图式简单说明:第一图A至第一图E为依据传统方法,形成MOS元件轻掺杂汲极之各阶段完成之剖面结构图。第二图A至第二图D为依据另一传统方法,形成MOS元件轻掺杂汲极之各阶段完成之剖面结构图。第三图A至第三图E为依据本发明方法之第一较佳实施例,形成MOS元件轻掺杂汲极之各阶段完成之剖面结构图。第四图A至第四图E为依据本发明方法之第二较佳实施例,形成MOS元件轻掺杂汲极之各阶段完成之剖面结构图。第五图A至第五图E为依据本发明方法之第三较佳实施例,形成MOS元件轻掺杂汲极之各阶段完成之剖面结构图。 |
