| 主权项 |
1.一种资料存取之方法,以积体电路与时脉同步之方式用来对外部记忆器进行资料存取,该积体电路具有:时脉产生器,用来产生该时脉;至少为1个之第1时脉缓冲器,用来驱动该时脉成为外部时脉;至少为1个之第2时脉缓冲器,用来驱动该时脉成为内部时脉;时脉输出缓冲器,用来将该外部时脉输出到该外部记忆器;资料输出用正反器,以与该内部时脉同步之方式,输出资料藉以输出到该外部记忆器;及输入用正反器,以与该内部时脉同步之方式,取入从该外部记忆器输出之资料,其中该方法特征包含:第1条件,从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」和「依照到达之该内部时脉从该资料输出用正反器输出之资料到达该外部记忆器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」,所获得之第1値大于该外部记忆器之资料保持时间;第2条件,从「该外部时脉之1个循环之时间」中,减去「该第1値」所获得之値大于该外部记忆器之资料设立时间;第3条件,从「该外部时脉自该时脉产生器到达该外部记忆器之时间」和「接受到达之该时脉从该外部记忆器输出之资料之保持时间」及「该资料到达该输入用正反器之时间」之和中,减去「该内部时脉从该时脉产生器到达该输入用正反器之时间」,所获得之値大于该输入用正反器之资料保持时间;及第4条件,从「该内部时脉之1个循环之时间」和「该内部时脉从该时脉产生器到达该输入用正反器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」和「接受到达之该外部时脉从该外部记忆器输出之资料之输出延迟时间」及「该资料到达该输入用正反器之时间」之和,所获得之値大于该输入用正反器之资料设立时间;以能满足该等条件之方式,从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该时脉输出缓冲器之时间」,用来设定相位差D之値。2.一种资料存取之方法,以积体电路与时脉同步之方式用来对外部记忆器进行资料存取,该积体电路具有:时脉产生器,从资料产生该时脉;至少为1个之第1时脉缓冲器,用来驱动该时脉成为外部时脉;至少为1个之第2时脉缓冲器,用来驱动该时脉成为内部时脉;时脉输出缓冲器,用来将该外部时脉输出到该外部记忆器;资料输出用正反器,以与该内部时脉同步之方式,输出资料藉以输出到该外部记忆器;第1输入用正反器,依照被输入到该外部记忆器之外部时脉之回馈时脉,用来闩锁从该外部记忆器输出之资料;及第2输入用正反器,依照该内部时脉,用来闩锁该第1输入用正反器所闩锁之资料,其中该方法特征包含:从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」和「依照到达之该内部时脉从该资料输出用正反器输出之资料到达该外部记忆器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」,所获得之第1値大于该外部记忆器之资料保持时间;从「该外部时脉之1个循环之时间」中,减去「该第1値」,所获得之値大于该外部记忆器之资料设立时间;从「该外部时脉自该时脉产生器到达该外部记忆器,成为回馈时脉从该外部记忆器折回到达该第1输入用正反器之时间」和「该第1输入用正反器之单元延迟」和「从该第1输入用正反器到该第2输入用正反器之配线延迟」之相加値V中,减去「该内部时脉从该时脉产生器到达该第2输入用正反器之时间」,所获得之値大于该第2输入用正反器之保持时间;从「该内部时脉自该时脉产生器到达该第2输入用正反器之时间」和「该外部时脉之1个循环之时间」之和中,减去「该値V」,所获得之値大于该第2输入用正反器之设立时间;该値V大于该内部时脉之从该时脉产生器到达该第2输入用正反器之时间;及从「自该外部记忆器输出之资料之从该外部记忆器到达该第1输入用正反器之时间」中,减去「该外部时脉之从该外部记忆器回馈到达该第1输入用正反器之时间」,所获得之値大于该第1输入用正反器之保持时间;以能够满足上述条件之方式,从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该时脉输出缓冲器之时间」,用来设定相位差D之値。3.如申请专利范围第2项之资料存取方法,其中该积体电路更具备有:相位差检测电路,预先设定多组之:第2相位差,该外部时脉从该积体电路输出之时刻和该外部时脉从该外部记忆器回馈到达该积体电路之时刻;和第1相位差,对该第2相位差可以满足上述之条件;在将该积体电路安装在任意之系统后,实际的检测第2相位差,从该检测之结果选择该第1相位差;该第1和/或第2时脉缓冲器具备有延迟元件群分别对应到该预先设定之多个第1相位差,根据该相位差检测电路所选择之第1相位差,用来变换该延迟元件群。4.如申请专利范围第1项之资料存取方法,其中该积体电路具备有:作为上述之输入用正反器之用以闩锁从该外部记忆器输出之资料之第1输入用正反器,和用以闩锁该第1输入用正反器所闩锁之资料之第2输入用正反器;和作为上述之第2时脉缓冲器之用以将第1内部时脉供给到该资料输出用正反器和该第2输入用正反器之时脉缓冲器,和用以将第2内部时脉供给到该第1输入用正反器之时脉缓冲器;以能满足该条件1和2之方式,从「该第1内部时脉自该时脉产生器到达该资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该外部时脉输出用缓冲器之时间」,用来设定相位差D0之値;和以能满足该条件3和4之方式,从「该第2内部时脉自该时脉产生器到达该第1输入用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该外部时脉输出用缓冲器之时间」所获得之相位差D1被设定成为使从「该相位差D0和该相位差D1之相位差」中,减去「被输入到该第1输入用正反器之资料到达该第2输入用正反器之延迟」所获得之値大于该第2输入用正反器之设立时间。5.一种时脉相位调整方法,当对外部记忆器进行资料存取时,用来使任意之装置与时脉同步,其特征所含之步骤有:抽出步骤,在该装置之设计时从装置之布署中,抽出与该装置内之信号之传达,和该装置与该外部记忆器之间之信号传达有关之时间之参数;算出步骤,根据该参数用来算出供给到该外部记忆器之外部时脉之输出时刻,和用以使该装置进行动作之内部时脉到达资料输入/输出之基准点之时刻之第1相位差;算出步骤,根据该参数,以能够满足该外部记忆器可以取入从该装置输出之资料,和该装置可以取入从该外部记忆器输出之资料之条件之方式,算出该第1相位差之范围;判断步骤,用来判断该算出之第1相位差是否能满足该算出之第1相位差之范围;选择步骤,当该判断步骤判断为该算出之第1相位差不能满足该算出之第1相位差范围之情况时,用来从该算出之范围中,选择任意之第1相位差;和变更步骤,根据该被选择之第1相位差,在该装置之设计时,用来变更该装置内之外部时脉信号或内部时脉信号之延迟値。6.如申请专利范围第5项之时脉相位调整方法,其中该第1相位差是从「该内部时脉自该装置内之时脉产生器到达该装置内之资料输出用正反器之时间」中,减去「该外部时脉从时脉产生器到达该装置内之外部时脉输出用缓冲器之时间」所获得之値;用以算出该第1相位差之范围之步骤以能够满足下列条件之方式用来算出该第1相位差之范围,该下列条件是:第1条件,从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」和「依照该内部时脉从该资料输出用正反器输出之资料到达该外部记忆器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」,所获得之第1値大于用以取入该外部记忆器之资料所需要之资料保持时间;第2条件,从「该外部时脉之1个循环之时间」中,减去「该第1値」,所获得之値大于用以取入该外部记忆器之资料所需要之资料设立时间;第3条件,从「该外部时脉自该时脉产生器到达该外部记忆器之时间」和「接受该外部时脉从该外部记忆器输出之资料之保持时间」及「该被输出之资料到达该装置内之输入用正反器之时间」之和中,减去「该内时脉从该时脉产生器到达该输入用正反器之时间」,所获得之値大于该输入用正反器之资料输入保持时间;和第4条件,从「该内部时脉之1个循环之时间」和「该内部时脉从该时脉产生器到达该输入用正反器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」和「接受该外部时脉从该外部记忆器输出之资料之输出延迟时间」及「该资料到达该输入用正反器之时间」之和,所获得之値大于该输入用正反器之资料输入设立时间。7.如申请专利范围第5项之时脉相位调整方法,其中该第1相位差是从「该内部时脉自该装置内之时脉产生器到达该装置内之资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该装置内之外部时脉输出用缓冲器之时间」所获得之値;从该外部记忆器输出之资料,经由使输入到该外部记忆器之外部时脉回馈到该装置,藉以被闩锁在该装置内之第1输入用正反器,该被闩锁之资料,依照该内部时脉,被闩锁在该装置内之第2输入用正反器;用以算出该第1相位差之范围之步骤以能够满足下列条件之方式,用来算出该第1相位差之范围,该下列条件是:从「该内部时脉自该时脉缓冲器到达该资料输出用正反器之时间」和「依照该内部时脉从该资料输出用正反器输出之资料到达该外部记忆器之时间」之和中,减去「该外时脉从该时脉产生器到达该外部记忆器之时间」,所获得之第1値大于取入该外部记忆器之资料所需要之资料保持时间;从「该外部时脉之1个循环之时间」中,减去「该第1値」,所获得之値大于用以该外部记忆器之资料所需要之资料设立时间;从「该外部时脉自该时脉产生器到达该外部记忆器,成为回馈时脉从该外部记忆器折回到达该第1输入用正反器之时间」和「该第1输入用正反器之单元延迟」及「从该第1输入用正反器到该第2输入用正反器之配线延迟」之相加値V中,减去「该内部时脉从该时脉产生器到达该第2输入用正反器之时间」,所获得之値大于该第2输入用正反器之保持时间;从「该内部时脉自该时脉产生器到达该第2输入用正反器之时间」和「该外部时脉之1个循环之时间」之和中,减去「该値V」,所获得之値大于该第2输入用正反器之设立时间;该値V大于该内部时脉之从该时脉产生器到达该第2输入用正反器之时间;和从「该外部记忆器所输出之资料之自该外部记忆器到达该第1输入用正反器之时间」中,减去「该外部时脉从该外部记忆器回馈到该第1输入用正反器之时间」,所获得之値大于该第1输入用正反器之保持时间。8.一种时脉相位调整方法,当对外部记忆器进行资料存取时,用来使任意之装置与时脉同步,其特征为所具备之步骤有:抽出步骤,在该装置之设计时从该装置之布置中,抽出与该装置内之信号之传达,和该装置与该外部记忆器之间之信号传达有关之时间之参数;算出步骤,从「该内部时脉自该装置内之时脉产生器到达该装置内之资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该装置内之外部时脉输出用缓冲器之时间」,所获得之第1相位差之范围根据该参数进行算出;设定步骤,该外部时脉从该装置输出之时刻,和该外部时脉从该外部记忆器回馈到达该装置之时刻之第2相位差,任意的设定多个;设定步骤,对于上述之所设定之多个第2相位差,分别从上述所算出之范围中设定第1相位差;检测步骤,在将该装置安装在任意之系统后,实际的检测第2相位差;选择步骤,使该检测结果和该被设定之第2相位差进行比较,用来选择该第1相位差;和变换步骤,根据该被选择之第1相位差,用来变换该装置内之该外部时脉信号或该内部时脉信号之时脉缓冲器之延迟値;从该外部记忆器输出之资料,经由使输入到该外部记忆器之外部时脉回馈到该装置,藉以被闩锁在该装置内之第1输入用正反器,该被闩锁之资料,依照内部时脉,被闩锁在该装置内之第2输入用正反器;用以算出该第1相位差之范围之步骤以能够满足下列条件之方式用来算出该第1相位差之范围,该下列条件是:从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」和「依照该内部时脉从该资料输出用正反器输出之资料到达该外部记忆器之时间」之和中,减去「该外部时脉从该时脉产生器到达该外部记忆器之时间」,所获得之第1値大于取入该外部记忆器之资料所需要之资料保护时间;从「该外部时脉之1个循环之时间」,减去「该第1値」,所获得之値大于取入该外部记忆器之资料所需要之资料设立时间;从「该外部时脉自该时脉产生器到达该外部记忆器,成为回馈时脉从该外部记忆器折回到达该第1输入用正反器之时间」和「该第1输入用正反器之单元延迟」和「从该第1输入用正反器到该第2输入用正反器之配线延迟」之相加値V中,减去「该内部时脉从该时脉产生器到达该第2输入用正反器之时间」,所获得之値大于该第2输入用正反器之保持时间;从「该内部时脉自该时脉产生器到达该第2输入用正反器之时间」和「该外部时脉之1个循环之时间」之和中,减去「该値V」,所获得之値大于该第2输入用正反器之设立时间;该値V大于该内部时脉之从该时脉产生器到达该第2输入用正反器之时间;和从「该外部记忆器所输出之资料之自该外部记忆器到达该第1输入用正反器之时间」中,减去「该外部时脉之从该外部记忆器回馈到该第1输入用正反器时间」,所获得之値大于该第1输入用正反器之保持时间。9.如申请专利范围第6项之时脉相位调整方法,其中该装置具备有作为该输入用正反器之用以闩锁从该外部记忆器输出之资料之第1输入用正反器,和用以闩锁该第1输入用正反器所闩锁之资料之第2输入用正反器;该时脉产生器用来供给第1内部时脉藉以将其供给到该资料输出用正反器和该第2输入用正反器,和用来供给第2内部时脉藉以将其供给到该第1输入用正反器;该第1相位差包含有:从「该第1内部时脉自该时脉产生器到达该资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该外部时脉输出用缓冲器之时间」所获得之相位差D0;和从「该第2内部时脉自该时脉产生器达到该第1输入用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该外部时脉输出用缓冲器之时间」所获得之相位差D1;用以算出该第1相位差之范围之步骤是算出能够满足该条件1和2之该相位差D0之范围,和算出能够满足该条件3和4之该相位差D1之范围,和以能够满足从「该相位差D0和D1之相位差」中,减去「被输入到该第1输入用正反器之资料到达该第2输入用正反器之延迟」所获得之値大于该第2输入用正反器之设立时间之条件,算出该相位差D0和D1之范围;该时脉信号之延迟値之变更步骤根据该被选择之相位差D0和D1之相位差,用来变更该装置内之外部时脉信号或内部时脉信号之延迟値。10.一种积体电路之设计方法,用来设计以与时脉同步方式对外部记忆器进行资料存取之积体电路,其特征是:该积体电路具备有:时脉产生器,用来产生该内部时脉和该外部时脉;资料输出用正反器,用来闩锁对该外部记忆器输出之资料;第1输入用正反器,依照被输入到该外部记忆器之外部时脉之回馈时脉,用来闩锁从该外部记忆器输出之资料;第2输入用正反器,依照该内部时脉,用来闩锁该第1输入用正反器所闩锁之资料;相位差检测电路,预先设定多组之从「该内部时脉自该积体电路内之时脉产生器到达该积体电路内之资料输出用正反器之时间」中,减去「该外部时脉从该时脉产生器到达该积体电路内之外部时脉输出用缓冲器之时间」所获得之第1相位差,和「该外部时脉从积体电路输出之时脉」与「该外部时脉从该外部记忆器回馈到达该积体电路之时刻」之第2相位差,在将该积体电路安装在任意之系统后,用来实际的检测第2相位差,依照该检测之结果用来选择该第1相位差;和时脉缓冲器,具备有与该被预先设定之多个第1相位差之各个对应之延迟元件群,根据该相位差检测电路所选择之第1相位差,用来变换该延迟元件群;该设计方法所具备之步骤有:抽出步骤,从该积体电路之布置中,抽出与该积体电路内之信号之传达,和该积体电路与该外部记忆器之间之信号传达有关之时间之参数;算出步骤,以能够满足下列条件之方式,根据该参数用来算出该第1相位差之范围,该下列条件是:从「该内部时脉自该时脉产生器到达该资料输出用正反器之时间」和「依照该内部时脉从该资料输出用正反器之资料到达该外部记忆器之时间」之和中,减去「该外部时脉从时脉产生器到该外部记忆器之时间」,所获得之第1値大于取入该外部记忆器之资料所需要之资料保持时间;从「该外部时脉之1个循环之时间」中,减去「该第1値」,所获得之値大于取入该外部记忆器之资料所需要之资料建立时间;从「该外部时脉自该时脉产生器到达该外部记忆器,成为回馈时脉从该外部记忆器折回到达该第1输入用正反器之时间」和「该第1输入用正反器之单元延迟」及「从该第1输入用正反器到该第2输入用正反器之配线延迟」之相加値V1中,减去「该内部时脉从该时脉产生器到达该第2输出用正反器之时间」,所获得之値大于该第2输入用正反器之保持时间;从「该内部时脉自该时脉产生器到达该第2输入用正反器之时间」和「该外部时脉之1个循环之时间」之和中,减去「该値V」,所获得之値大于该第2输入用正反器之设立时间;该値V大于该内部时脉之从该时脉产生器到达该第2输入用正反器之时间;从「该外部记忆器所输出之资料之自该外部记忆器到达该第1输入用正反器之时间」中,减去「该外部时脉之从该外部记忆器回馈到达该第1输入用正反器之时间」,所获得之値大于该第1输入用正反器之保持时间;设定步骤,用来任意的设定多个第2相位差;设定步骤,对该被设定之多个第2相位差,分别设定能够满足上述条件之第1相位差;和设定步骤,用来设定与该被算出之该第1相位差之各个对应之该积体电路内之外部时脉信号或内部时脉信号之延迟値。图式简单说明:第一图是方块图,用来表示使用实施形态1之时脉相位调整方法所制成之积体电路1000之电路构造。第二图是时序图,用来表示时脉和资料之相位关系。第三图是流程图,用来表示积体电路1000之时脉相位调整方法。第四图是方块图,用来表示实施形态2之积体电路1010之电路构造。第五图之图形用来表示式(20-1)和式(20-2)。第六图表示相位检测器411所具备之表之一实例。第七图是方块图,用来表示第3时脉缓冲器403之构造。第八图是流程图,用来表示积体电路1010之时脉相位调整方法。第九图是方块图,用来表示实施形态3之积体电路1020之电路构造。第十图是时序图,用来表示时脉和资料之相位关系。第十一图是方块图,用来表示实施形态4之积体电路1030之电路构造。第十二图是时序图,用来表示时脉和资料之相位关系。第十三图是电路图,用来表示日本国专利案特开平9-185427号公报之介面电路。 |
