| 主权项 |
1.一种半导体元件,其包含:一第一半导体构件;一具有第一表面与相对于该第一表面之第二表面的再分布底材,该第一半导体构件系安装于该第一表面上;多个设置在该再分布底材之第一表面上的电极衬垫,该等电极衬垫系电气连接至该第一半导体构件;多个设置在各别电极衬垫上之突起的电极;及多个自该再分布底材之第二表面延伸至各别电极衬垫之穿孔,其中该第一半导体构件系以一密封材料加以封装,而各自该第一表面突出电极的高度系大于自该第二表面之第一半导体构件之密封部分的高度。2.如申请专利范围第1项之半导体元件,其进一步包含一以堆叠设置而固定至该第一半导体构件之第二半导体构件,其中该第一与第二半导体构件系藉由该密封树脂而一体封装。3.一种半导体元件结构,其包含多个如申请专利范围第1项之半导体元件,其中该半导体元件系以一堆叠的设置连接,而一位在上例之半导体元件的数个突起电极系不同于一位在下侧之半导体元件的数个突起电极。4.一种半导体元件,其包含:一第一半导体构件;一具有第一表面与相对于该第一表面之第二表面的再分布底材,该第一半导体构件系安装于该第一表面上;多个设置在该再分布底材之第一表面上的电极衬垫,该等电极衬垫系电气连接至该第一半导体构件;多个自该再分布底材之第二表面延伸至各别电极衬垫之穿孔;以及多个经由各别穿孔而形成在各别电极衬垫上之突起电极,其中该第一半导体构件系以一密封材料加以封装,而各自该第二表面突出电极的高度系大于自该电极衬垫之第一半导体构件之密封部分的高度。5.如申请专利范围第4项之半导体元件,其进一步包含一以堆叠设置而固定至该第一半导体构件之第二半导体构件,其中该第一与第二半导体构件系藉由该密封树脂而一体封装。6.一种半导体元件结构,其包含多个如申请专利范围第4项之半导体元件,其中该半导体元件系以一堆叠的设置连接,而一位在上侧之半导体元件的数个突起电极系不同于一位在下侧之半导体元件的数个突起电极。7.一种半导体元件,其包含:第一与第二半导体构件;一具有第一表面与相对于该第一表面之第二表面的再分布底材,该第一半导体构件系安装于该第一表面上,而该第二半导体构件系安装于该第二表面上;多个设置在该再分布底材之第一表面上的第一电极衬垫,该等第一电极衬垫系电气连接至该第一半导体构件;多个设置在该再分布底材之第二表面上的第二电极衬垫,该等第二电极衬垫系电气连接至该第二半导体构件;多个将该等第一电极衬垫电气连接至各别的第二电极衬垫之介层孔;多个设置在该等第一电极衬垫之突起电极,其中该第一与第二半导体构件系个别以一密封材料加以封装,而各自该第一表面突出电极的高度系大于第一半导体构件之密封部分的高度。8.如申请专利范围第7项之半导体元件,其中各突起电极之高度系较该第一半导体构件之密封部分之高度与该第二半导体构件之密封部分之高度的总和为大。9.如申请专利范围第7项之半导体元件,其进一步包含一以堆叠设置而连接至该第一与第二半导体构件中之一者的第三半导体构件,该第三半导体构件系与该第一与第二半导体构件中之一者一体封装。10.如申请专利范围第7项之半导体元件,其中该第一半导体构件与第二半导体构件系藉由黏结布线而分别电气连接至该第一电极衬垫与第二电极衬垫,而位在第一电极衬垫上之黏结位置系自位在该第二电极衬垫上之黏结位置偏移。11.一种半导体元件结构,其包含多个如申请专利范围第7项之半导体元件,其中该半导体元件系以一堆叠的设置连接,而一位在上侧之半导体元件的数个突起电极系不同于一位在下侧之半导体元件的数个突起电极。12.一种制造半导体元件之方法,该半导体元件包含第一与第二半导体构件以及一具有第一表面与相对于该第一表面之第二表面的再分布底材,该第一半导体构件系安装于该第一表面上,而该第二半导体构件系安装于该第二表面上,该方法包含下列步骤:将该第一半导体构件安装于该再分布底材之第一表面上;于反转该再分布底材后,将该再分布底材放置于一夹具上,该夹具具有容纳该第一半导体构件之凹部,该夹具亦具有于该凹部内支撑该第一半导体构件之缓冲组件;以及将该第二半导体构件安装于该再分布底材之第二表面上。13.一种堆叠多个半导体元件之方法,各半导体元件包含:一再分布底材;一安装于该再分布底材上并藉由封装而受到保护之半导体构件;多个设置在该再分布底材上之突出电极;以及多个设置在一相对于设置有突出电极之表面的表面上之电极衬垫,使得电极衬垫系相对于各别的突出电极,其中半导体元件系藉由将一半导体元件之突出电极连接至一位在上侧之半导体元件的电极衬垫而被堆叠,该方法包括下列步骤:设置各半导体元件,使得突出电极面向上;以及藉由使用一传输头而将熔剂施加至突出电极,该传输头系携载呈对应于突出电极之设置的形状之熔剂,使得熔剂系仅施加至突出电极。14.一种堆叠多个半导体元件之方法,各半导体元件包含:一再分布底材;一安装于该再分布底材上并藉由封装而受到保护之半导体构件;多个位在该再分布底材上之突出电极;以及多个设置在一相对于设置有突出电极之表面的表面上之电极衬垫,使得电极衬垫系相对于各别的突出电极,其中半导体元件系藉由将一半导体元件之突出电极连接至一位在上侧之半导体元件的电极衬垫而被堆叠,该方法包括下列步骤:将各半导体元件输送至一熔剂施加位置,在该位置上,一熔剂施加组件系以半导体元件之突出电极为面向下的状态设置,该熔剂施加组件具有对应于设置有突出电极之区域的熔剂充填部;以及藉由将突出电极放置于填入熔剂充填部之熔剂内而将熔剂施加至突出电极。图式简单说明:第1图系习知扇出型半导体元件之截面图;第2图系一CSP型半导体元件之截面图,其中半导体晶片系以倒装晶片安装法加以安装;第3图系根据本发明第一实施例之半导体元件的截面图;第4图系根据本发明第一实施例之半导体元件的截面图,其中半导体晶片系以倒装晶片安装法加以安装;第5图系显示于第3图中之插置物的平面图,以解说黏结衬垫与球状衬垫间之位置关系;第6图系一堆叠结构之截面图,其中二半导体元件系堆叠在一起,各半导体元件具有以显示于第3图中之布线黏结方法而连接至插置物之半导体晶片;第7图系一堆叠结构之截面图,其中二半导体元件系堆叠在一起,各半导体元件具有以显示于第4图中之倒装晶片黏结法而连接至插置物之半导体晶片;第8图系显示于第4图中半导体元件之部分堆叠结构之实例的部分截面图;第9图系显示于第4图中半导体元件之部分堆叠结构之实例的截面图;第10图系根据本发明之半导体元件之部分堆叠结构的截面图,其中上部半导体元件之电极数目系大于下部半导体元件之电极数目;第11图系具有凸起上表面之球状衬垫的截面图;第12图系根据本发明第二实施例之半导体元件的截面图,其中半导体构件系以布线黏结方法加以安装;第13图系根据本发明第二实施例之半导体元件的截面图,其中半导体构件系以倒装晶片安装法加以安装;第14图系一堆叠结构之截面图,其中二半导体元件系堆叠在一起,各半导体元件具有以显示于第12图中之布线黏结方法而连接至插置物之半导体晶片;第15图系一堆叠结构之截面图,其中二半导体元件系堆叠在一起,各半导体元件具有以显示于第13图中之倒装晶片黏结法而连接至插置物之半导体晶片;第16图系根据本发明之第三实施例之半导体元件的截面图,其中二半导体构件系以堆叠的关系设置,而下部半导体晶片系以布线黏结方法加以连接;第17图系根据本发明之第三实施例之半导体元件的截面图,其中二半导体构件系以堆叠的关系设置,而下部半导体晶片系以倒装晶片黏结法加以连接;第18图系根据本发明第四实施例之半导体元件的截面图;第19图系根据本发明第五实施例之半导体元件的截面图;第20图系根据本发明第五实施例之半导体元件之变化的截面图;第21A与21B图系显示呈现于第19与20图中半导体元件之变化之堆叠结构的例示说明;第22图系显示将半导体晶片安装至插置物之程序的例示说明;第23图系显示藉由布线黏结方法而将半导体晶片黏结至具有其上安装有另一半导体晶片之插置物之程序的例示说明;第24A图系插置物之侧面图,其用以解说排除因插置物之弯曲所导致之问题的方法;第24B图系显示于第24A图中之插置物的平面图;第25图系用于封装之成型铸模的截面图;第26图系显示于第25图中之成型铸模内部的平面图;第27图系用以解说裁切插置物之裁切程序的例示说明;第28图系根据本发明之第五实施例之半导体元件的例示说明,其系在半导体元件系安装于一底材之状态下;第29图系具有沿密封树脂外围设置之光阻层(绝缘层)之半导体元件的例示说明;第30图系半导体元件之堆叠结构的例示说明,其中光阻层系用于设置该半导体元件;第31图系堆叠结构之例示说明,其中二半导体晶片系堆叠在一起;第32图系堆叠结构之例示说明,其中三半导体晶片系堆叠在一起;第33图系堆叠结构之例示说明,其中四半导体晶片系堆叠在一起;第34图系用于堆叠显示于第3图中之半导体元件之部分堆叠装置的透视图;第35图系置放于一携载台之半导体元件的侧面图;第36图系熔剂供给单元与传输头之透视图;第37图系携载台与传输头之透视图;第38图系由底侧观看之传输头的透视图;第39A图系拥有具有一平坦表面之熔剂施加部之部分传输头的截面图;第39B图系拥有具有一斜表面之熔剂施加部之部分传输头的截面图;第39C图系拥有具有一凹表面之熔剂施加部之部分传输头的截面图;第40图系半导体元件之侧面图,该半导体元件之焊接球系设有熔剂;第41图系置放于封装供给桌上之半导体元件的透视图;第42图系半导体元件之摄影机单元确认位置的透视图;第43图系显示堆叠半导体元件之堆叠头的透视图;第44图系呈堆叠状态之半导体元件的侧面图;第45图系用以解说成形一焊接球之方法的例示说明;第46图条用于设置半导体元件之设置夹具的截面图;第47图系藉由晶片组件固定之设置夹具的截面图;第48图系用于堆叠半导体元件之部分堆叠装置的透视图;第49图系附接至一携载台之半导体元件的侧面图;第50图系具有熔剂充填凹槽之熔剂供给部的透视图;第51图系显示置放在封装供给桌并藉由堆叠头拾起之半导体元件的透视图;第52图系熔剂施加部与堆叠头之透视图,其用以解说将熔剂施加至半导体元件之程序;第53图系半导体元件之摄影机单元确认位置的透视图;第54图系显示堆叠半导体元件之堆叠头的透视图;及第55图系呈堆叠状态之半导体元件的侧面图。 |
