| 摘要 |
In einer Ausführungsform betrifft die Erfindung einen integrierten Schaltkreis, aufweisend mindestens einen Datensignaleingang (data1, data2), mindestens einen Taktsignaleingang (Clock), mindestens einen Steuersignaleingang (Cnt_del 1, Cnt_del 2) und einen Datensignalausgang (Data_out). Erfindungsgemäß ist der integrierte Schaltkreis dazu eingerichtet, an seinem Ausgang (Data_out) ein digitales Datensignal mit variabler Symboldauer bereitzustellen, wobei die Symboldauer mittels des Steuersignals (Cnt_del 1, Cnt_del 2) steuerbar ist. Eine weitere Ausführungsform der Erfindung betrifft ein Verfahren zur Erzeugung eines digitalen Datensignals mit variabler Symboldauer, bei welchem aus mindestens einem ersten Datensignal, mindestens einem ersten Taktsignal und mindestens einem Steuersignal ein Ausgangssignal erzeugt wird. Dazu wird mindestens ein zweites Taktsignal aus dem ersten Taktsignal erzeugt, wobei das zweite Taktsignal eine variable Verzögerung aufweist und die Verzögerung in Abhängigkeit des Wertes des mindestens einen Steuersignals eingestellt wird. Das Ausgangssignal wird aus dem mindestens einem ersten Datensignal gebildet, wobei die Ausgabe flankensynchron zu dem ersten und zweiten Taktsignal erfolgt.
|
