半导体存储器

摘要

一种半导体存储器，经激活用晶体管(MN5A、MN5B)分别将连接到各对位线(BITO、NBITO)、(BIT1、NBIT1)上的同一列的存储单元(1A～1B、1C～1D)的驱动用晶体管(MN3A、MN4A～MN3B、MN4B)、(MN3C、MN4C～MN3D、MN4D)的源极公共地连接到低电压电源(VSS)上。在写入数据时，使连接到选择位线对(例如BITO、NBITO)上的同一列的存储单元(1A～1B)的激活用晶体管(MN5A)为非导通，使该同一列的存储单元(1A～1B)的驱动用晶体管的源极成为浮置状态。从而能良好地保持非选择存储单元的数据，且即使是低电源电压也可只对一个选择存储单元写入数据。

主权项

1.一种半导体存储器，具备以阵列状配置的多个存储单元、和配置在由多个存储单元构成的位线方向的各列中的激活用晶体管，上述各存储单元包含：源极被供给第1电位、彼此的漏极连接到栅极上的2个负载用晶体管；源极及漏极的一方连接到1对位线上、另一方连接到上述2个负载用晶体管的各自的漏极上、栅极连接到字线上的2个传送用晶体管；以及源极被公共地连接、漏极连接到上述2个负载用晶体管的各自的漏极上、栅极连接到彼此的漏极上的2个驱动用晶体管，其特征在于：以列为单位，多个存储单元的各驱动用晶体管的源极线被公共地连接在上述激活用晶体管的漏极上，上述激活用晶体管的源极上被供给了与上述第1电位不同的第2电位，在进行选择了上述位线的数据的写入时，将与上述选择位线对应的列的上述激活用晶体管控制为非导通，只使与上述选择位线对应的列的公共源极线在上述字线的激活时成为浮置状态，在使上述同一列的多个存储单元的各驱动用晶体管的公共源极线成为浮置状态时，通过向构成上述1对位线的2个位线供给不同的电位，使一个位线的电位与另一个位线的电位之间的电位差，小于上述第1电位与上述第2电位之间的电位差，将数据写入上述存储单元中。