发明名称 |
接触孔的成型方法 |
摘要 |
一种接触孔成型方法包括:在制成晶体管的半导体衬底1上沉积BPSG薄膜4的处理方法,平整BPSG薄膜4的处理方法,在BPSG薄膜4上沉积非掺杂质氧化薄膜5的处理方法,以及在某些区域较密制成栅极电极和在另一些区域较疏制成栅极电极的情况下,制成贯穿BPSG薄膜4和介质薄膜5且到达半导体衬底1的接触孔8的处理方法。上述讨论的接触孔成型方法允许BPSG薄膜4的厚度成为均匀的,而于栅极电极的密度无关,从而腐蚀的速率在半导体器件的整个区域上都变得均匀。于是,有可能制成具有接触阻抗和泄漏电流的数值变化都最小化的接触孔。 |
申请公布号 |
CN100533671C |
申请公布日期 |
2009.08.26 |
申请号 |
CN03157780.6 |
申请日期 |
2003.08.29 |
申请人 |
松下电器产业株式会社 |
发明人 |
松谷哲也 |
分类号 |
H01L21/30(2006.01)I;H01L21/3065(2006.01)I |
主分类号 |
H01L21/30(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
刘 佳 |
主权项 |
1. 一种形成半导体器件的方法,其特征在于,包括:在衬底的第一区域上形成第一组栅极电极,第一组栅极电极密集地排列;在衬底的第二区域上形成第二组栅极电极,第二组栅极电极稀疏地排列;在形成栅极电极的衬底的第一区域和第二区域上形成第一介电薄膜;在第一区域和第二区域的整个表面上平整第一介电薄膜;在第一介电薄膜上形成第二介电薄膜,第二介电薄膜的腐蚀速率不同于第一介电薄膜的腐蚀速率;和在衬底的第一区域和第二区域上形成贯穿第一介电薄膜和第二介电薄膜的均匀深度的接触孔;其中在平整第一介电薄膜之前,第一介电薄膜的整个表面是连续的并且高于栅极电极的顶表面,并且平整第一介电薄膜使得第一介电薄膜在形成接触孔的部分具有均匀的厚度。 |
地址 |
日本国大阪府门真市 |