非易失性半导体存储器件及其读取、写入和删除方法

摘要

提供非易失性半导体存储器件及其读取、写入和删除方法，该器件具有：存储单元阵列(10)，以矩阵状排列有多个存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；第一列译码器(12)，控制位线(BL)及源极线(SL)的电位；第一行译码器(16)，控制第一字线(WL1)的电位；第二行译码器(14)，控制第二字线(WL2)的电位；第二列译码器(18)，控制源极线的电位；第一列译码器由耐电压比第一行译码器及第二列译码器低的电路构成，第二行译码器由耐电压比第一行译码器及第二列译码器低的电路构成。因能高速控制位线、源极线和第二字线，所以能高速读取已写入存储单元晶体管中的信息。

主权项

1. 一种非易失性半导体存储器件，其特征在于，具有：存储单元阵列，以矩阵状排列有多个存储单元，上述存储单元具有选择晶体管和连接至上述选择晶体管上的存储单元晶体管，位线，用于使在彼此相邻的两个列上存在的多个上述选择晶体管的漏极共同连接在一起，第一字线，用于使在同一个行上存在的多个上述存储单元晶体管的控制栅极共同连接在一起，第二字线，用于使在同一个行上存在的多个上述选择晶体管的选择栅极共同连接在一起，源极线，用于使在彼此相邻的两个行上存在的多个上述存储单元晶体管的源极共同连接在一起，第一列译码器，连接至多条上述位线以及多条上述源极线上，用于控制上述多条位线以及上述多条源极线的电位，第一行译码器，连接至多条上述第一字线上，用于控制上述多条第一字线的电位，第二行译码器，连接至多条上述第二字线上，用于控制上述多条第二字线的电位，第二列译码器，连接至多条上述源极线上，用于控制上述多条源极线的电位；上述第一列译码器由耐电压比上述第一行译码器及上述第二列译码器的耐电压低的电路构成，上述第二行译码器由耐电压比上述第一行译码器及上述第二列译码器的耐电压低的电路构成。