发明名称 耦合半导体试验装置和被试验半导体装置的接口电路
摘要 该接口电路(20)具有n个缓冲电路(23.1~23.n)、在从测试器1向n个DUT(27.1~27.n)提供信号时,连接测试器1的外部插头14和n个缓冲电路(23.1~23.n)的输入节点,同时将n个缓冲电路(23.1~23.n)的输出节点分别连接到n个DUT(27.1~27.n),在测定n个DUT(27.1~27.n)的电压-电流特性时,将n个DUT(27.1~27.n)逐个依次与测试器(1)的外部插头(14)连接规定时间的开关组(22、23.1~23.n、24.1~24.n、25.1~25.n)。从而,可以使测试器(1)的同时测试个数成为n倍,可以降低成本和提高测试精度。
申请公布号 CN100520430C 申请公布日期 2009.07.29
申请号 CN200610131853.4 申请日期 2003.08.25
申请人 株式会社瑞萨科技 发明人 杉本胜;船仓辉彦;长泽秀和
分类号 G01R31/319(2006.01)I 主分类号 G01R31/319(2006.01)I
代理机构 中国专利代理(香港)有限公司 代理人 浦柏明;王忠忠
主权项 1. 一种耦合半导体试验装置和多个被试验半导体装置的接口电路,具有多个缓冲电路,分别与所述多个被试验半导体装置对应设置,它们的输入节点相互连接,各缓冲电路将所述半导体试验装置的输出信号传送给对应的被试验半导体装置;所述半导体试验装置具有:信号发生电路,生成经所述多个缓冲电路提供给所述多个被试验半导体装置的信号;测定电路,测定各被试验半导体装置的电压-电流特性;测试端子;以及切换电路,在第1模式时耦合所述信号发生电路和所述测试端子,在第2模式时耦合所述测定电路和所述测试端子;所述接口电路还具有:第1开关元件,其一电极与所述测试端子连接,其另一端子与所述多个缓冲电路的输入节点连接,在所述第1模式时导通;多个第2开关元件,它们的一电极分别与所述多个缓冲电路的输出节点连接,它们的另一电极分别与所述多个被试验半导体装置连接,在所述第1模式时导通;以及多个第3开关元件,它们的一电极都连接到所述测试端子,它们的另一电极分别与所述多个被试验半导体装置连接,在所述第2模式时逐个按规定时间依次导通。
地址 日本东京都