高读取速度低切换杂讯之记忆体电路及其方法

摘要

本发明提供一记忆体电路，其包含一输出缓冲器装置及一预设电路，该输出缓冲器装置包含一第一输入，用以接收一资料信号；一第二输入，用以接收一预设电压；以及一输出，用以输出该资料信号；其中，该预设电路系由一对金氧半电晶体所构成，其系接收一控制信号以同时开启该对金氧半电晶体，以在该输出缓冲器接收该资料信号之前提供该预设电压至该第二输入。