对待检信号相位无敏感性的同频Duffing振子及构建方法

摘要

本发明提供的是一种对待检信号相位无敏感性的同频Duffing振子及构建方法。包括差分放大单元、摸-数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号x(t)转换为差分信号；摸-数转换单元把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用JTAG方式；智能处理单元为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。

主权项

1、一种对待检信号相位无敏感性的同频Duffing振子，其特征是：包括差分放大单元(U1)、摸-数转换单元(U2)、后置配置单元(U3)、智能处理单元(U4)和时钟源(U5)；差分放大单元(U1)把输入信号x(t)转换为差分信号；摸-数转换单元(U2)把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元(U4)提供，频率根据待检信号确定；后置配置单元(U3)为智能处理单元(U4)提供后置配置，软件下载使用JTAG方式；智能处理单元(U4)为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源(U5)为智能处理单元(U4)提供系统时钟。