发明名称 同步存储器读取数据捕获
摘要 本发明提供一种快照数据训练的方法,以在单个读取操作中确定DQS使能信号的最优时序。这是通过首先将格雷码计数序列写到存储器和随后在单个突发中将其读回来实现的。控制器以发出命令的时间的固定间隔采样读取突发以确定循环延迟。简单的真值表查找确定最优的DQS使能时序用于正常读取。有利的,在正常读取操作期间,所使能的DQS信号的第一正边沿被用于采样在每次发出命令使能的计数器。如果计数器样本变化,指示已经发生时序漂移,可调整DQS使能信号以补偿漂移并维持处于DQS前同步码中心的位置。此技术也可被应用于使用反复方法以在上电时确定DQS使能时序的系统。本发明的另一个实施例是基于计数器的DQS锁存样本的简单、低等待时间时钟域跨越电路。
申请公布号 CN101479802A 申请公布日期 2009.07.08
申请号 CN200780024668.8 申请日期 2007.05.07
申请人 莫塞德技术公司 发明人 P·吉利厄姆;R·麦肯齐
分类号 G11B27/10(2006.01)I;G11B27/36(2006.01)I;G11B27/19(2006.01)I 主分类号 G11B27/10(2006.01)I
代理机构 北京泛华伟业知识产权代理有限公司 代理人 王 勇;姜 华
主权项 1. 一种用于控制同步存储器的方法,包括:通过下述步骤建立所述存储器和存储器控制器之间的读取数据路径延迟:所述存储器控制器将初始化序列写到所述存储器的预定位置;所述存储器控制器将读取命令发送到所述存储器以读取所述预定位置并接收所返回的数据信号;在发送所述读取命令后的预定时间,所述存储器控制器采样所返回的数据信号以产生初始化样本;使用所述初始化样本以确定所述存储器和所述存储器控制器之间的读取延迟。
地址 加拿大安大略省
您可能感兴趣的专利