| 摘要 |
La présente invention concerne un dispositif de resynchronisation d'une pluralité de signaux analogiques obtenus par conversion, avec des convertisseurs numérique-analogique à rythme de données double (DDR), d'une pluralité de signaux numériques de fréquence 2F synchronisés en sortie d'un composant numérique.Le dispositif comporte au moins deux convertisseurs numérique-analogique A et B à rythme de données double, chaque convertisseur étant connecté respectivement à une voie de sortie du composant numérique. Les convertisseurs A et B reçoivent un même signal d'horloge de fréquence 2F, les convertisseurs A et B divisant par deux de manière indépendante ce signal d'horloge, pour obtenir un signal d'horloge de fréquence F permettant de cadencer à la fréquence F leurs registres de sortie et leurs registres d'entrée. Le convertisseur B fournit le signal d'horloge à la fréquence F au composant numérique pour cadencer les registres de sortie dudit composant, de sorte que les signaux analogiques en sortie des deux convertisseurs A et B restent synchronisés même si le signal d'horloge à la fréquence F obtenu par division dans le convertisseur A est en opposition de phase par rapport au signal d'horloge à la fréquence F obtenu par division dans le convertisseur B.Application : électronique
|
