| 发明名称 | 包括半导体芯片的组装体及其制造方法 | ||
| 摘要 | 本发明公开了一种包括半导体芯片的组装体及其制造方法。目的在于：提供一种适于下世代半导体的倒装芯片式组装的、生产性及可靠性较高的包括半导体芯片的组装体及其制造方法。为包括半导体芯片(10)和组装基板(30)的组装体(100)，在半导体芯片(10)的面朝组装基板一侧的芯片表面(10a)形成有多个电极端子(12)，在组装基板(30)形成有对应于多个电极端子(12)的每一个电极端子的连接端子(32)，组装基板(30)的连接端子(32)与电极端子(12)通过自我聚集而成的焊剂凸块(17)同时电连接，在芯片表面(10a)、或者组装基板(30)中的对应于芯片表面(10a)的表面(35)形成有没有连接在电极端子(12)及连接端子(32)的电极图案(20)，且在电极图案(20)上聚集有焊剂(19)。 | ||
| 申请公布号 | CN100495675C | 申请公布日期 | 2009.06.03 |
| 申请号 | CN200680005792.5 | 申请日期 | 2006.03.08 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 白石司;石丸幸宏;辛岛靖治;中谷诚一;矢部裕成 |
| 分类号 | H01L21/60(2006.01)I | 主分类号 | H01L21/60(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1、一种组装体，包括半导体芯片和组装上述半导体芯片的组装基板，其特征在于：在上述半导体芯片中的面朝上述组装基板一侧的芯片表面形成有多个电极端子；在上述组装基板形成有对应于上述多个电极端子的每一个电极端子的连接端子；上述组装基板的连接端子与上述电极端子通过自我聚集而成的焊剂凸块而同时电连接；在上述芯片表面、以及上述组装基板中的对应于该芯片表面的表面的其中至少之一，形成有没有连接在上述电极端子及上述连接端子上的电极图案，且在上述电极图案上聚集有焊剂。 | ||
| 地址 | 日本大阪府 | ||