发明名称 电能质量调节器死区处理逻辑装置
摘要 本实用新型公开了一种电能质量调节器死区处理逻辑装置,它包括电源电路,特征是还包括一个延时电路、一个六非门集成电路、两个四输入与门集成电路、一个绝对值电路、一个比较器集成电路和一个或门集成电路。绝对值电路由运放集成电路、五个电阻和两个二极管组成。本实用新型采用简单电路完成各种逻辑判断,器件少,可靠性高,同时在过零点附近设置判断区间确保过零点的准确判断,输出电流处于输出电流的判断区间之外时则通过实现电流方向判断封锁相应桥臂脉冲,避免了在绝大部分时候设置死区,可有效提高配网电能质量调节器的补偿效果。
申请公布号 CN201247956Y 申请公布日期 2009.05.27
申请号 CN200820113100.5 申请日期 2008.07.04
申请人 江西省电力科学研究院 发明人 范瑞祥;孙旻
分类号 H02J3/00(2006.01)I 主分类号 H02J3/00(2006.01)I
代理机构 江西省专利事务所 代理人 张 文;张 静
主权项 1、一种电能质量调节器死区处理逻辑装置,包括电源电路,其特征在于:还包括一个延时电路(IC1)、一个六非门集成电路(IC2)、两个四输入与门集成电路(IC3、IC4)、一个绝对值电路(IC5)、一个比较器集成电路(IC6)和一个或门集成电路(IC7),作为控制信号的调制所得脉冲分别被送至延时电路(IC1-1)的输入端、六非门集成电路(IC2-1)的输入端、四输入与门集成电路(IC3-1)的输入端(B1)和四输入与门集成电路(IC4-1)的输入端(A1),延时电路(IC1-10的输出端接四输入与门集成电路(IC3-1)的输入端(A1),四输入与门集成电路(IC3-1)的输出端(Y1)接四输入与门集成电路(IC3-3)的输入端(B3);六非门集成电路(IC2-1)的输出端接延时电路(IC1-2)的输入端、四输入与门集成电路(IC3-2)的输入端(B2)和四输入与门集成电路(IC4-2)的输入端(B2),延时电路(IC1-2)的输出端接四输入与门集成电路(IC3-2)的输入端(A2),四输入与门集成电路(IC3-2)的输出端(Y2)接四输入与门集成电路(IC3-4)的输入端(B4);采样获得的输出电流分别被送至绝对值电路(IC5)的输入端和比较器集成电路(IC6-2)的输入端(A2),绝对值电路(IC5)的输出端接比较器集成电路(IC6-1)的输入端(A1),输出电流判断的区间值被送至比较器集成电路(IC6-1)的输入端(B1),比较器集成电路(IC6-1)的输出端(C1)分别接六非门集成电路(IC2-2)的输入端和四输入与门集成电路(IC4-3)的输入端(A3),六非门集成电路(IC2-2)的输出端分别接四输入与门集成电路(IC3-3)的输入端(A3)和四输入与门集成电路(IC3-4)的输入端(A4);比较器集成电路(IC6-2)的输入端(B2)的输入端接地,比较器集成电路(IC6-2)的输出端(C2)分别接四输入与门集成电路(IC4-1)的输入端(B1)和六非门集成电路(IC2-3)的输入端,四输入与门集成电路(IC4-1)的输出端(Y1)接四输入与门集成电路(IC4-3)的输入端(B3),六非门集成电路(IC2-3)的输出端接四输入与门集成电路(IC4-2)的输入端(A2),四输入与门集成电路(IC4-2)的输出端(Y2)接四输入与门集成电路(IC4-4)的输入端(B4),四输入与门集成电路(IC3-3)的输出端(Y3)接或门集成电路(IC7-1)的输入端(A1),四输入与门集成电路(IC3-4)的输出端(Y4)接或门集成电路(IC7-2)的输入端(A2),四输入与门集成电路(IC4-3)的输出端(Y3)接或门集成电路(IC7-1)的输入端(B1),四输入与门集成电路(IC4-4)的输出端(Y4)接或门集成电路(IC7-20的输入端(B1),或门集成电路(IC7-1)的输出端(Y1)输出上桥臂的驱动信号至驱动电路,或门集成电路(IC7-2)的输出端(Y2)输出下桥臂的驱动信号至驱动电路。
地址 330096江西省南昌市民强路88号