在阵列处理器上的划分

摘要

呈送了一种用于数字信号处理的组件体系结构。其中的每个处理器均与其最近邻居相通信的一个可配置的二维相同处理器阵列，提供了一个卷积、有限脉冲响应(“FIR”)过滤器以及自适应有限脉冲响应过滤器可被映射到的简单而高效的平台。可以通过向每个单元下载简单程序来实现自适应FIR。每个程序为局部抽头更新、系数更新和与最近邻居通信指定了循环运算处理。在稳态处理期间，不要求与存储器之间通信的高带宽。该组件体系结构可以与外部控制器或通用数字信号处理器相互连接，以便提供静态配置或补充所述稳态处理。

主权项

1. 一种用于实现数字信号处理操作的设备，包括：二维的处理单元阵列；其中每个单元(201)被配置为与其最近邻居(210，220，230，240)通信并且实现一个自限制迭代划分算法的至少一次迭代，其中所述算法的不同迭代可在单独处理单元上实施；另一处理单元阵列，叠加在该二维阵列上，所述另一阵列的每个单元位于所述二维阵列的局部和汇合点处；以及可编程边界单元，连接至每个阵列的单元中的可用端口，并被配置为与外部过程通信。