发明名称 具有分层结构的位线的半导体装置
摘要 本发明揭示一种具有包含上层分层的位线和下层分层的位线的分层结构的位线的半导体装置,该装置具备:连接所述下层分层的位线的至少1个存储单元阵列、以及使所述下层分层的位线与所述上层分层的位线连接用的,具有NMOS开关晶体管和PMOS开关晶体管的选择传输门。该装置还将所述选择传输门配置为,其所述NMOS开关晶体管及所述PMOS开关晶体管以沿列方向夹着所述至少1个存储单元阵列的状态配置在相反的两侧。
申请公布号 CN100468739C 申请公布日期 2009.03.11
申请号 CN200510084718.4 申请日期 2005.07.12
申请人 株式会社东芝 发明人 武山泰久;平林修
分类号 H01L27/10(2006.01)I 主分类号 H01L27/10(2006.01)I
代理机构 上海专利商标事务所有限公司 代理人 陈 斌
主权项 1. 一种半导体装置,具有包含上层分层的位线和多条下层分层的位线的分层结构的位线,其特征在于,具备分别连接所述多条下层分层的位线的多个存储单元阵列;使所述多条下层分层的位线分别与所述上层分层的位线连接用的,具有NMOS开关晶体管和PMOS开关晶体管的多个选择传输门;以及连接所述上层分层的位线的读出放大器,所述多个选择传输门中的每一个的所述NMOS开关晶体管以及所述PMOS开关晶体管以沿所述上层分层的位线方向夹着所述存储单元阵列的状态配置在相反的两侧,将所述多个选择传输门中的每一个的所述PMOS开关晶体管配置在靠近所述读出放大器的一侧。
地址 日本东京
您可能感兴趣的专利