发明名称 减少气相成核缺陷的高密度等离子体沟填方法
摘要 一种减少气相成核缺陷的高密度等离子体沟填方法,包括下列步骤。首先,提供基底于反应室中,且此基底中具有沟槽。然后,进行第一沉积步骤,在沟槽中部分地填入介电材料。接着,进行蚀刻步骤,部分地移除沟槽中的介电材料。之后,进行第二沉积步骤,在沟槽中部分地填入介电材料,其中在第二沉积步骤中所使用的反应气体包括载气、含氧气体、含硅气体与含氢气体,且在载入载气与含氧气体至反应室中并开启射频电源一段时间后,再载入含硅气体与含氢气体至反应室中。
申请公布号 CN101369553A 申请公布日期 2009.02.18
申请号 CN200710141626.4 申请日期 2007.08.17
申请人 联华电子股份有限公司 发明人 苏世芳
分类号 H01L21/762(2006.01);H01L21/31(2006.01);H01L21/316(2006.01) 主分类号 H01L21/762(2006.01)
代理机构 北京市柳沈律师事务所 代理人 彭久云;陈小雯
主权项 1.一种减少气相成核缺陷的高密度等离子体沟填方法,包括:(a)提供基底于反应室中,该基底中具有沟槽;(b)进行第一沉积步骤,在该沟槽中部分地填入介电材料;(c)进行蚀刻步骤,部分地移除该沟槽中的该介电材料;以及(d)进行第二沉积步骤,在该沟槽中部分地填入该介电材料,其中在该第二沉积步骤中所使用的反应气体包括载气、含氧气体、含硅气体与含氢气体,且在载入该载气与该含氧气体至该反应室中并开启射频电源一段时间后,再载入该含硅气体与该含氢气体至该反应室中。
地址 中国台湾新竹科学工业园区