发明名称 具有叠置之金氧半场效电晶体之积体电路
摘要 揭示一种于积体电路装置中制造一对叠置之金氧半场效电晶体(以下略为MOSFET)之结构与技术。在本装置之一具体实例中,上层MOSFET之活性层系自下层 MOSFET活性层之外露表面晶膜生长而成。在另一实例中,上层MOSFET之活性层系复晶矽,可以选作再结晶处理。在所有之实例中,此对MOSFET有一共用之闸极,闸极之位置与MOSFET对之二晶道对齐,其长度则实质上等于或略小于晶导者。
申请公布号 TW149275 申请公布日期 1991.01.01
申请号 TW078205402 申请日期 1986.01.24
申请人 无线电公司 发明人 徐生登;都瑞斯.威尼佛瑞德.佛拉特雷
分类号 H01L 主分类号 H01L
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1﹒一种积体电路装置包括一半导体材料之本体,属于第一导电型并具有一平坦表面,以及一对具有共同闸极之金氧半场效电晶体(MOSFET),该装置包含:(a)设置于上述本体内之高掺杂第一与第二导电区,系为第二导电型,并自上述平坦表面向内延伸,该二导体区彼此隔开以界定第一晶道,该晶道长度即为相隔之间距;(b)一氧化矽层设置于前述平坦表面,并覆盖前述之第一与第二导体区及晶道(c)具有与该第一区之导电型式相同之一矽层设置于前述氧化矽层并覆盖前述之第一与第二导体区及晶道;(d)高掺杂之第三与第四导体区,属系于第一导电型,设置于前述矽层并向前述之氧化矽层延伸,该二导体区彼此隔开以界定第二晶道,该晶道之长度实质上等于或略大于第一晶道者,并与其相对:(e)一闸极设置于上述本体与该矽层之间,并与该第一与第二晶道实质上对齐,该闸极与上述本体及矽层绝缘,长度则实质上等于第一晶道者。2﹒根据上述请求专利部份第1项之装置,其中上述第一与第三导体区经由上述氧化矽层里之一开口建立相互之电阻接触。3﹒根据上述请求专利部份第2项之装置,其中上述第三导体区包括一与上述第一导体区导电型相同之高掺杂之第五导体区,第五导体区与第三导体区能电通并与之形成一P─N接面。4﹒根据上述请求专利部份第1项之装置,其中,上述矽层为一单结晶层。5﹒根据上述请求专利部份第1项之装置,其中,上述第三与第四导体区之导电型与上述第一与第二导体区者相反。6﹒根据上述请求专利部份第1项之装置,其中,上述矽层为一单结晶层。7﹒根据上述请求专利部份第1项之装置,其中,上述矽层为复晶矽。图示简单说明图1至4为积体电路装置之部份截面示意图,显示应用本创作技术之MOSFET对之结构及其各项制造程序。图5至6类似图3至4,显示本创作第二实例。图7至10类似图1至4,显示本创作第三实例。
地址 美国