发明名称 |
MULTIACCUMULATOR SIGMA-DELTA FRACTIONAL-N SYNTHESIS |
摘要 |
Un synthétiseur fractionnaire de type N (803) utilisant au moins un modulateur (900) sigma-delta de deuxième ordre est décrit. Les binaires les plus significatifs de l'accumulateur de sortie (1011) du modulateur sigma-delta sont utilisés comme commande d'exécution pour le diviseur variable du démultiplicateur à boucle (103). Le signal de modulation envoyé au synthétiseur fait partie de l'entrée numérique d'un chiffre dans le modulateur sigma-delta et la production de signaux parasites est réduite au moyen de la sélection d'un chiffre élevé comme dénominateur de la partie fractionnaire du diviseur du démultiplicateur à boucle. |
申请公布号 |
WO9117604(A1) |
申请公布日期 |
1991.11.14 |
申请号 |
WO1991US02742 |
申请日期 |
1991.04.22 |
申请人 |
MOTOROLA, INC. |
发明人 |
HIETALA, ALEXANDER, W.;RABE, DUANE, C. |
分类号 |
H03C3/09;H03L7/197;H03M3/00;H03M7/32 |
主分类号 |
H03C3/09 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|