发明名称 |
处理器间通信系统 |
摘要 |
一个系统(15)包含至少两个集成的处理器(P1和P2)。这两个处理器(P1和P2)可以经由一个用于交换信息的通信通道(17)连接。一个处理器(P1)具有一条处理器总线(10)、一个可共享的单元(13)、以及一个具有一个外部DMA通道(12)的DMA单元(11)。该DMA单元(11)和可共享单元(13)连接到处理器总线(10)。另一个处理器(P2)具有一个可以连接到DMA单元(11)的DMA通道(12)的存取单元(21)。由于这个方案,能够经由外部DMA通道(12)、DMA单元(11)、和处理器总线(10)建立一个从存取单元(21)到可共享单元(13)的通信通道(17)。 |
申请公布号 |
CN100440183C |
申请公布日期 |
2008.12.03 |
申请号 |
CN01803307.5 |
申请日期 |
2001.08.23 |
申请人 |
NXP股份有限公司 |
发明人 |
S·科克;H·-J·格尔克;A·赫尔特维格 |
分类号 |
G06F13/28(2006.01);G06F15/17(2006.01);G06F13/40(2006.01) |
主分类号 |
G06F13/28(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
王波波 |
主权项 |
1.一种多处理器系统(15),包含两个可以经由一个用于交换信息的通信通道(17)可操作连接的集成处理器(P1,P2),所述系统包含第一集成处理器(P1),所述第一集成处理器(P1)具有:一条第一处理器总线(10);一个具有一个外部DMA通道(12)的DMA单元(11),该DMA单元(11)连接到第一处理器总线(10);以及连接到第一处理器总线(10)的一个可共享单元(13);所述系统还包含第二集成处理器(P2),所述第二集成处理器(P2)具有第二处理器总线(20),其特征在于:第二集成处理器(P2)耦合到与外部DMA通道(12)可连接的存取单元(21)以便经由外部DMA通道(12)、DMA单元(11)和第一处理器总线(10)建立从存取单元(21)到可共享单元(13)的通信通道(17);其中,存取单元(21)包含耦合到第二处理器总线(20)的处理器接口(32),存取单元(21)还包含耦合到DMA单元(11)的一个外部DMA通道接口(30),其中,在存取单元(21)内一个直接存取单元核心(31)耦合在处理器接口(32)和外部DMA通道接口(30)之间;其中DMA单元(11)的外部DMA通道(12)由第二集成处理器(P2)控制以获得存取可共享单元(13);其中存取单元(21)去耦在第一集成处理器(P1)的时钟域和第二集成处理器(P2)的时钟域之间的数据流。 |
地址 |
荷兰艾恩德霍芬 |