| 发明名称 | 位于保护性层顶部上的高密度高Q值电容器 | ||
| 摘要 | 依照本发明，提供集成电路(100)及其制造方法，该集成电路包含半导体衬底(105)，该半导体衬底包含装置元件和互连装置元件并具有最上层(115)的金属化层(110)。该集成电路也可以包括在金属化层上面形成的保护性涂层(120)，该保护性涂层具有暴露出部分金属化层的多个图案化区域(116a－c)，还具有在保护性涂层上形成的第一导电层(125)和在第一导电层上面形成的电介质层。该集成电路还可以包括在电介质层上面形成的第二导电层(160)和接触第一导电层末端部分的多个侧壁间隔(142)。 | ||
| 申请公布号 | CN101317270A | 申请公布日期 | 2008.12.03 |
| 申请号 | CN200680044587.X | 申请日期 | 2006.09.29 |
| 申请人 | 德克萨斯仪器股份有限公司 | 发明人 | B·L·威廉斯;M·W·利皮特三世;D·克伦肖;L·额;B·梅赛;S·K·蒙塔格梅理;M·汤姆普森 |
| 分类号 | H01L29/00(2006.01);H01L21/20(2006.01);H01L23/522(2006.01) | 主分类号 | H01L29/00(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 赵蓉民 |
| 主权项 | 1.一种集成电路(100)，其包含：半导体衬底(105)，所述半导体衬底包含装置元件和互连所述装置元件并具有最上层(115)的金属化层(110)；保护性涂层(120)，其在所述金属化层(110)上面形成，所述保护性涂层具有暴露出部分所述金属化层(110)的多个图案化区域(116a-c)，第一导电层(125)，其在所述保护性涂层(120)上形成；电介质层(130)，其在所述第一导电层(125)上面形成；第二导电层(160)，其在所述电介质层(130)上面形成；以及多个侧壁间隔(142)，其接触所述第一导电层(125)的末端部分。 | ||
| 地址 | 美国德克萨斯 | ||