发明名称 |
半导体器件 |
摘要 |
本发明提供一种以简单结构谋求待机时的消耗电流的降低的半导体器件。具有存储单元阵列,该存储阵列具有设置在多条字线和多条互补位线的交叉部的多个CMOS静态型存储单元。上述存储单元阵列以并列方式设置了开关MOSFET、形成二极管形态的第一导电型和第二导电型的MOSFET,其中开关MOSFET在构成多个静态型存储单元的第一和第二CMOS倒相电路所具有的第一导电型MOSFET的源极所连接的第一源极线和与其对应的第一电源线之间,在第一工作模式时被置于截止状态,在与上述第一工作模式不同的第二工作模式时被置于导通状态。构成上述第一和第二CMOS倒相电路的第二导电型MOSFET的源极所连接的第二源极线,连接在与其相对应的上述第二电源线上。 |
申请公布号 |
CN101295538A |
申请公布日期 |
2008.10.29 |
申请号 |
CN200810092385.3 |
申请日期 |
2008.04.24 |
申请人 |
日立超大规模集成电路系统株式会社 |
发明人 |
平山雅行;长谷川政己;金光道太郎;林弥生;阿南尚幸 |
分类号 |
G11C11/417(2006.01) |
主分类号 |
G11C11/417(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种半导体器件,其中:包括存储单元阵列,该存储单元阵列具有设置在多条字线和多条互补位线的交叉部的多个静态型存储单元,上述静态型存储单元包括输入和输出交叉连接的第一CMOS倒相电路和第二CMOS倒相电路,以及设置在上述第一CMOS倒相电路和第二CMOS倒相电路的输入端子与对应的上述互补位线之间、栅极与对应的上述字线相连接的选择开关MOSFET,上述存储单元阵列包括:第一源极线和第二源极线,分别连接着构成上述第一CMOS倒相电路和第二CMOS倒相电路的N沟道MOSFET和P沟道MOSFET的源极,其中上述第一CMOS倒相电路和第二CMOS倒相电路构成上述多个静态型存储单元;开关MOSFET,设置在上述第一源极线和与其相对应的第一电源线之间,在第一工作模式时被置于截止状态,在与上述第一工作模式不同的第二工作模式时被置于导通状态;N沟道MOSFET,设置在上述第一源极线和上述第一电源线之间,源极与形成有该N沟道MOSFET的P阱连接,漏极和栅极连接而形成二极管形态;以及P沟道MOSFET,设置在上述第一源极线和上述第一电源线之间,源极与形成有该P沟道MOSFET的N阱连接,漏极和栅极连接而形成二极管形态,上述第二源极线连接在与其相对应的上述第二电源线上。 |
地址 |
日本东京都 |