半导体记忆装置

摘要

目的在于提供一种，于半导体记忆装置，关于低电压用途，为防止杂讯引起之资料反转，感测时藉由减低位元线容量，而达成感测速度之高速化，加快资料之读出的共用MOS电晶体之闸极电压之控制技术。藉由连接感测放大器与记忆格阵列的共用MOS电晶体闸极电压控制电路，进行感测时在考虑杂讯情况下，使SHRMOS电晶体之闸极电压（SHR）以2阶段下降，减低欲放大之位元线容量，而达成感测速度之高速化。如此则，可以加快列选择信号之起动时序，结果，可缩短资料读出之时间。