发明名称 |
SOI沟槽横型IGBT |
摘要 |
本发明涉及SOI沟槽横型IGBT。在IGBT中,以能够实现高耐压且大电流的驱动,提高抗闭锁能力,降低每单位面积的导通电阻为目的,为了达成该目的,在n<SUP>+</SUP>发射极区域6a和p<SUP>+</SUP>集电极区域12a之间的晶片整个面上形成由上层沟槽16a和下层沟槽16b构成的沟槽,通过埋入沟槽绝缘膜17埋入其中,由此将维持耐压的漂移区域在晶片的深度方向上弯折,使实效的漂移长度变长。在埋入沟槽绝缘膜17内,埋入发射极侧场电极15,遮蔽在埋入沟槽绝缘膜17的发射极侧产生的横电场,由此缓和由n<SUP>-</SUP>漂移区域3a与p基极区域4a的PN结产生的电场。 |
申请公布号 |
CN101288176A |
申请公布日期 |
2008.10.15 |
申请号 |
CN200580051823.6 |
申请日期 |
2005.10.12 |
申请人 |
富士电机控股株式会社 |
发明人 |
鲁鸿飞 |
分类号 |
H01L29/739(2006.01);H01L29/78(2006.01);H01L29/06(2006.01) |
主分类号 |
H01L29/739(2006.01) |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
刘春成 |
主权项 |
1.一种SOI沟槽横型IGBT,其特征在于,包括:在支撑基板上隔着绝缘层设置的第一导电型的半导体层;设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域;设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域;与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域;在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极;设置于所述第三半导体区域的一部分的第一导电型的发射极区域;设置于所述第三半导体区域的一部分,并且设置在所述发射极区域的下侧的第二导电型的低电阻区域;在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域;在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域;设置于所述第四半导体区域的一部分的第二导电型的集电极区域;设置在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间的上层沟槽;从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽;埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜;埋入在所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域;埋入在所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域的附近的集电极侧导电区域;与所述发射极区域和所述高电导度区域连接的发射极电极;和与所述集电极区域连接,并且与所述集电极侧导电区域电连接的集电极电极。 |
地址 |
日本神奈川县 |