发明名称 模拟多处理器系统的系统和方法
摘要 公开了一种模拟多处理器系统的系统和方法。该模拟系统中,功能模块器包括获得指令存储器访问记录的访问记录提取模块,并行周期精确模拟器的每个并行模拟单元包括提供标识导致访问存储器层次结构的指令的信息的存储器访问控制模块,同步控制系统具有识别装置,用于根据功能模拟器模拟多处理器系统对可执行程序的执行时由提取模块提供的指令存储器访问记录,识别需要同步存储器访问的指令的集合;和同步装置,用于根据所述信息确定并行模拟单元对一个集合中指令的执行,使得指令的存储器访问按照该指令的全局模拟时间所对应的顺序来执行,访问控制模块在同步完成前挂起相应存储器访问的执行,响应同步装置的控制恢复被挂起的存储器访问的执行。
申请公布号 CN101256502A 申请公布日期 2008.09.03
申请号 CN200710084322.9 申请日期 2007.02.27
申请人 国际商业机器公司 发明人 王鲲;王华勇;杨诚
分类号 G06F9/455(2006.01) 主分类号 G06F9/455(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李德山
主权项 1. 一种用于模拟多处理器系统的模拟系统,包括功能模拟器和并行周期精确模拟器,其特征在于,所述功能模块器还包括访问记录提取模块,用于获得指令的存储器访问记录,所述并行周期精确模拟器的每个并行模拟单元还包括存储器访问控制模块,用于提供标识导致访问存储器层次结构的指令的信息,并且所述模拟系统还包括同步控制系统,该同步控制系统包括:识别装置,用于根据所述功能模拟器在模拟所述多处理器系统对一可执行程序的执行时由所述访问记录提取模块提供的指令存储器访问记录,识别出需要同步其存储器访问的指令的集合;和同步装置,用于根据所述存储器访问控制模块提供的所述信息确定所述并行模拟单元对一个所述集合中指令的执行,使得所述指令的存储器访问按照该指令的全局模拟时间所对应的顺序来执行,其中所述存储器访问控制模块在所述同步完成之前挂起相应存储器访问的执行,并且响应所述同步装置的控制而恢复被挂起的存储器访问的执行。
地址 美国纽约