1.0微米高压CMOS制造工艺

摘要

本发明揭示了一种1.0微米高压CMOS制造工艺，包括普通CMOS制造工艺，还包括：一BN层制造步骤，该BN层通过与周围的N阱、P阱相连而使与P型衬底隔离开来，所述隔离的P阱作为HVPMOS的漏区的高压扩展层；一栅层制造步骤，通过两次栅氧分别实现LVMOS和HVMOS所要求的栅氧厚度，使之既保持LVMOS的特性，又使HVMOS的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及N阱和P阱的结深和掺杂浓度使HVNMOS和HVPMOS的漏极都工作在高压。采用本发明的技术方案可以将高压电路与低压电路整合到一起从而可以根据不同的输出功率采用不同解决方案并且节约集成电路生产的成本。

主权项

1.一种1.0微米高压CMOS制造工艺，包括普通CMOS制造工艺，其特征在于，还包括：一BN层制造步骤，该BN层通过与周围的N阱、P阱相连而使与P型衬底隔离开来，所述隔离的P阱作为HVPMOS的漏区的高压扩展层；一栅层制造步骤，通过两次栅氧分别实现LVMOS和HVMOS所要求的栅氧厚度，使之既保持LVMOS的特性，又使HVMOS的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及N阱和P阱的结深和掺杂浓度使HVNMOS和HVPMOS的漏极都工作在高压。