| 发明名称 | 半导体器件及树脂密封型半导体器件 | ||
| 摘要 | 提供一种半导体器件，可防止元件整体的机械强度下降，减少沿布线传播的信号的延迟。构成各布线层(100)的第一绝缘层和第三绝缘层包含碳化氮化硅膜、碳化硅和/或氧化硅，下层布线层的第二绝缘层包含氧化硅，上层布线层的第二绝缘层包含添加氟的氧化硅和/或添加碳的氧化硅。使下层布线层的第二绝缘层的介电常数比上层布线层的第二绝缘层的介电常数小。 | ||
| 申请公布号 | CN101197372A | 申请公布日期 | 2008.06.11 |
| 申请号 | CN200710194577.0 | 申请日期 | 2003.04.12 |
| 申请人 | 株式会社日立制作所 | 发明人 | 田中顺;大谷美晴;尾形洁;铃木康道;堀田胜彦 |
| 分类号 | H01L27/088(2006.01);H01L23/532(2006.01);H01L23/485(2006.01);H01L23/488(2006.01);H01L23/00(2006.01);H01L23/58(2006.01) | 主分类号 | H01L27/088(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 曾祥夌;刘宗杰 |
| 主权项 | 1.一种半导体器件，包括：半导体衬底；在所述半导体衬底上形成的多个MOS晶体管；在所述多个MOS晶体管之上形成的双镶嵌结构布线的许多层，各层具有在第一绝缘层中形成的第一铜材料布线以及在第二绝缘层中形成的第二铜材料布线，所述第二布线在所述第一布线上且在所述第一绝缘层之上形成；在所述双镶嵌结构布线的最高层之上形成的第三绝缘层；以及在所述第三绝缘层之上形成的焊盘部；其中，所述双镶嵌结构布线的所述最高层的所述第二绝缘层具有比所述双镶嵌结构布线的所述最低层的所述第二绝缘层的介电常数高的介电常数。 | ||
| 地址 | 日本东京都 | ||