| 发明名称 | 半导体装置的制造方法 | ||
| 摘要 | 一种半导体装置的制造方法，谋求配线层这种被构图层的分离工序中的可靠性的提高。在含有开口部(10w)的半导体衬底(10)的背面上形成配线层(18)。在配线层(18)上，形成将沿开口部(10w)底部的划线DL的规定区域(10a)开口的第三抗蚀剂层(19)(正型抗蚀剂层)，以此为掩模，蚀刻配线层(18)。然后，除去第三抗蚀剂层(19)后，在配线层(18)上形成第四抗蚀剂层(20)(负型抗蚀剂层)，对应规定的图案残留该配线层，以此为掩模，蚀刻配线层(18)。这样，对配线层(18)进行构图，以具有规定的图案，且在沿开口部(10w)底部的划线DL的规定区域(10a)中可靠分离。 | ||
| 申请公布号 | CN100392817C | 申请公布日期 | 2008.06.04 |
| 申请号 | CN200510088136.3 | 申请日期 | 2005.07.29 |
| 申请人 | 三洋电机株式会社 | 发明人 | 山田紘士;山口惠一 |
| 分类号 | H01L21/28(2006.01);H01L21/60(2006.01);H01L21/768(2006.01) | 主分类号 | H01L21/28(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李贵亮;杨梧 |
| 主权项 | 1.一种半导体装置的制造方法，其特征在于，包括：将沿划线划分的半导体衬底的一部分，从其背面有选择地蚀刻形成开口部的工序；形成从所述开口部内延伸到所述半导体衬底的整个背面的被构图层的工序；在所述被构图层上形成在沿所述开口部底部的所述划线的规定区域开口的第一抗蚀剂层的工序；以所述第一抗蚀剂层为掩模，有选择地蚀刻除去所述被构图层的沿所述划线的所述规定区域的工序；在除去所述第一抗蚀剂层之后，在所述被构图层上形成对应规定图案的第二抗蚀剂层，与沿所述开口部底部的所述划线的所述规定区域重叠的工序；以所述第二抗蚀剂层为掩模，有选择地蚀刻除去包含沿所述划线的残留区域在内的所述被构图层的一部分的工序，所述第一抗蚀剂层是正型抗蚀剂层。 | ||
| 地址 | 日本大阪府 | ||