| 摘要 |
快闪记忆体目前的发展如同以往硬碟的历程,随着经由单层次元件(Single Level Cell;SLC)的技术朝着多层次元件(Multi Level Cell;MLC)的方向。然而在MLC的技术中有着不同于SLC的储存方式,反而更加的复杂。因此在储存资料时就更需要有错误修正编码(Error Correction Code;ECC)来提高资料的可信度。ECC编码的长度越长,其所具备修正的能力也越强。目前市面上的快闪记忆体中以一个512位元组的磁区(Sector)而言提供16位元组的备用(Sparse)空间,来存放抹平理论(Wearleveling)以及ECC编码。根据Reed-Solomon演算法,如果备用空间不存放抹平理论所需要的资讯,则Reed-Solomon ECC最多可以存放6位元组的修正编码。依照目前MLC的规格中,所要求一个磁区需要有4位元组的修正能力,就现阶段而言传统ECC编码存放的方式是足够的。但当要加速快闪记忆体存取的效率时,一个磁区的资料是散布在2颗快闪记忆体内,因此需要同时存取2颗的快闪记忆体,所以必需有8位元组的修正能力,以此类推,若同时存取4颗快闪记忆体,则需要有16位元组的修正能力。由此可知,这是传统ECC存放的方式所无法满足的。故本发明系利用新的ECC编码存放方式,突破传统快闪记忆体一个磁区只可以用16位元组存放ECC编码的限制,将512(磁区大小)+16(ECC编码)的架构提升为(N*512+N*16)的架构。当N为1时,根据Reed-Solomon的演算法,最多可以修正到6位元组的资料。当N为2时,便具备11位元组的修正能力,依此类推,当N越大时,越ECC(错误侦错修正)的能力也越强,此方法也可以满足同时存取多颗快闪记体时的要求。 |
