| 主权项 |
1.一种半导体元件,其包含: 一半导体基材;以及 一布线结构,其包括一形成在该半导体基材上方之 第一层间绝缘薄膜;一形成在该第一层间绝缘薄膜 内之第一导体图案;一形成在该第一层间绝缘薄膜 与该第一导体图案之间以覆盖该第一导体图案之 至少侧面的第一阻挡金属薄膜;一形成在该第一层 间绝缘薄膜上的第二层间绝缘薄膜;一以该第二层 间绝缘薄膜插置于其间的方式形成在该第一导体 图案上方的第二导体图案;一形成在该第二层间绝 缘薄膜内以将第一导体图案连接至第二导体图案 的介层接触部;以及一形成以覆盖该介层接触部之 侧面与底面的第二阻挡金属薄膜, 其中,该布线结构系形成连续地延伸,使得覆盖介 层接触部之底面之第二阻挡金属薄膜的底面部分 系与该第一阻挡金属薄膜之上端部的至少一部分 相接触。 2.如申请专利范围第1项之半导体元件,其中该第二 阻挡金属薄膜之底面部分系覆盖该第一导体图案 之顶面的至少一部分。 3.如申请专利范围第1项之半导体元件其中该第一 阻挡金属薄膜的一侧面系与该第二阻挡金属薄膜 的一侧面相互垂直对齐。 4.如申请专利范围第1项之半导体元件,其中该第二 阻挡金属薄膜的一侧面系形成在自该第一阻挡金 属薄膜之一侧面偏置至该半导体元件之外部的位 置上。 5.如申请专利范围第4项之半导体元件,其中该第二 阻挡金属薄膜的该底面部分系覆盖该第一导体图 案之顶面与该第一阻挡金属薄膜之上端部的至少 一部分。 6.如申请专利范围第5项之半导体元件,其中该介层 接触部的一部分系进入该第一层间绝缘薄膜的内 部,而该第一阻挡金属薄膜之侧面的一部分或全部 系以对应于该进入部之该第二阻挡金属薄膜之侧 面加以覆盖。 7.如申请专利范围第1项之半导体元件,其中该布线 结构系进一步包括一形成在该第二层间绝缘薄膜 上之第三层间绝缘薄膜, 在该第三层间绝缘薄膜中,系形成该第二导体图案 ,并形成一第三阻挡金属薄膜,以覆盖该第二导体 图案之侧面以及该第二导体图案之底面的一部分 或全部,使得覆盖该第二导体图案之底面之该第三 阻挡金属薄膜的底面部分系与该第二阻挡金属薄 膜之上端部的至少一部分相接触。 8.如申请专利范围第7项之半导体元件,其中该第二 阻挡金属薄膜之一侧面系与该第三阻挡金属薄膜 之一侧面相互垂直对齐。 9.如申请专利范围第7项之半导体元件,其中该介层 接触部系包括在该第二导体图案内。 10.如申请专利范围第7项之半导体元件,其中该介 层接触部与该第二导体图案系以双道金属镶嵌法 形成。 11.如申请专利范围第7项之半导体元件,其中该介 层接触部与该第二导体图案系以单金属镶嵌法形 成。 12.如申请专利范围第11项之半导体元件,其中该第 二阻挡金属薄膜之该底面部分系覆盖该介层接触 部之顶面的至少一部分。 13.如申请专利范围第7项之半导体元件,其中该第 二导体图案系以进入该第二层间绝缘薄膜之内部 的方式形成。 14.如申请专利范围第7项之半导体元件,其中该第 三阻挡金属薄膜之一侧面系形成在自该第二阻挡 金属薄膜偏置至该半导体元件之外部的位置上。 15.如申请专利范围第1项之半导体元件,其中该布 线结构系形成镜相对称。 16.如申请专利范围第1项之半导体元件,其中该布 线结构系沿着一半导体电路区域之外围形成。 17.如申请专利范围第1项之半导体元件,其中该布 线结构系形成在一半导体电路区域内。 18.如申请专利范围第17项之半导体元件,其进一步 包含: 一形成在该半导体电路区域内之熔丝构件, 其中该布线结构系构成该熔丝构件的一部分。 19.如申请专利范围第18项之半导体元件,其中该第 二阻挡金属薄膜之一侧面系形成在自该第一阻挡 金属薄膜之一侧面偏置至该熔丝构件之一裁切部 分之一侧的位置上。 20.如申请专利范围第18项之半导体元件,其中该第 三阻挡金属薄膜之一侧面系形成在自该第二阻挡 金属薄膜之一侧面偏置至该熔丝构件之一裁切部 分之一侧的位置上。 21.如申请专利范围第1项之半导体元件,其中该第 二阻挡金属薄膜系由与该第一阻挡金属薄膜相同 之材料所构成。 22.如申请专利范围第7项之半导体元件,其中该第 三阻挡金属薄膜系由与该第二阻挡金属薄膜相同 之材料所构成。 23.如申请专利范围第21项之半导体元件,其中该第 一阻挡金属薄膜与该第二阻挡金属薄膜系由一至 少含有Ta、Ti、Mo,以及Zr中一者之金属,或一至少包 含TaN与TiN中之一者之金属化合物作为一材料所构 成。 24.如申请专利范围第22项之半导体元件,其中该第 二阻挡金属薄膜与该第三阻挡金属薄膜系由一至 少含有Ta、Ti、Mo,以及Zr中一者之金属,或一至少包 含TaN与TiN中之一者之金属化合物作为一材料所构 成。 25.如申请专利范围第1项之半导体元件,其中该第 一导体图案与该介层接触部系由Cu或含有Cu之金属 作为材料所构成。 26.如申请专利范围第7项之半导体元件,其中该第 一导体图案、该介层接触部,以及该第二导体图案 系由Cu或含有Cu之金属作为材料所构成。 27.如申请专利范围第1项之半导体元件,其中该第 一层间绝缘薄膜系由氧化矽薄膜、氮化矽薄膜、 氧氮化矽薄膜、有机矽酸盐玻璃薄膜、碳化矽薄 膜、碳氮化矽薄膜,以及氧氟化矽薄膜中之至少一 者所构成。 28.如申请专利范围第1项之半导体元件,其中该第 二层间绝缘薄膜系由氧化矽薄膜、氮化矽薄膜、 氧氮化矽薄膜、有机矽酸盐玻璃薄膜、碳化矽薄 膜、碳氮化矽薄膜,以及氧氟化矽薄膜中之至少一 者所构成。 29.如申请专利范围第7项之半导体元件,其中该第 三层间绝缘薄膜系由氧化矽薄膜、氮化矽薄膜、 氧氮化矽薄膜、有机矽酸盐玻璃薄膜、碳化矽薄 膜、碳氮化矽薄膜,以及氧氟化矽薄膜中之至少一 者所构成。 30.一种制造包括连续延伸布线结构之半导体元件 的方法,其包含下列步骤: 用于形成该布线结构, 将一第一层间绝缘薄膜形成在一半导体基材上方; 在该第一层间绝缘薄膜内,形成一第一导体图案, 以及将一覆盖该第一导体图案之至少侧面的第一 阻挡金属薄膜形成在该第一层间绝缘薄膜与该第 一导体图案之间; 将一第二层间绝缘薄膜形成在该第一层间绝缘薄 膜上;以及 在该第二层间绝缘薄膜内,形成一用于将该第一导 体图案连接至欲形成在该第一导体图案上方之第 二导体图案的介层接触部,以及一覆盖该介层接触 部之侧面与底面的第二阻挡金属薄膜,其中 该布线结构系以覆盖该介层接触部之底面之该第 二阻挡金属薄膜之底面部分系与该第一阻挡金属 薄膜之上端部的至少一部分相接触的方式而形成 。 31.如申请专利范围第30项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第二 阻挡金属薄膜之该底面部分系覆盖该第一导体图 案之顶面的至少一部分。 32.如申请专利范围第30项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第一 阻挡金属薄膜的一侧面系与该第二阻挡金属薄膜 的一侧面相互垂直对齐。 33.如申请专利范围第30项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第二 阻挡金属薄膜的一侧面系形成在自该第一阻挡金 属薄膜之一侧面偏置至该半导体元件之外部的位 置上。 34.如申请专利范围第33项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第二 阻挡金属薄膜的该底面部分系覆盖该第一导体图 案之顶面的至少一部分,且该第二阻挡金属薄膜的 该底面部分系覆盖该第一阻挡金属薄膜之上端部 。 35.如申请专利范围第34项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该介层 接触部的一部分系进入该第一层间绝缘薄膜的内 部,而该第一阻挡金属薄膜之侧面的一部分或全部 系以对应于该进入部之该第二阻挡金属薄膜之侧 面加以覆盖。 36.如申请专利范围第30项之制造半导体元件的方 法,其进一步包含下列步骤: 形成该布线结构, 将一第三层间绝缘薄膜形成在该第二层间绝缘薄 膜上;以及 在该第三层间绝缘薄膜,形成该第二导体图案,以 及一第三阻挡金属薄膜,以覆盖该第二导体图案之 侧面以及该第二导体图案之底面的一部分或全部, 其中该布线结构系以下列方式形成,即,覆盖该第 二导体图案之底面之该第三阻挡金属薄膜的底面 部分系与该第二阻挡金属薄膜之上端部的至少一 部分相接触。 37.如申请专利范围第36项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第二 阻挡金属薄膜之一侧面系与该第三阻挡金属薄膜 之一侧面相互垂直对齐。 38.如申请专利范围第36项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该介层 接触部系包括在该第二导体图案内。 39.如申请专利范围第30项之制造半导体元件的方 法,其中该布线结构系沿着一半导体电路区域之外 围而形成。 40.如申请专利范围第30项之制造半导体元件的方 法,其中该布线结构系形成在一半导体电路区域内 。 41.如申请专利范围第40项之制造半导体元件的方 法,其中该布线结构系形成为形成在该半导体电路 区内之一熔丝构件的一部分。 42.如申请专利范围第41项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第二 阻挡金属薄膜之一侧面系形成在自该第一阻挡金 属薄膜之一侧面偏置至该熔丝构件之一裁切部分 之一侧的位置上。 43.如申请专利范围第41项之制造半导体元件的方 法,其中该布线结构系以下列方式形成,即,该第三 阻挡金属薄膜之一侧面系形成在自该第二阻挡金 属薄膜之一侧面偏置至该熔丝构件之一裁切部分 之一侧的位置上。 图式简单说明: 第1图系显示习知多层布线结构的截面图; 第2图系习知半导体元件之顶视图; 第3图系显示习知防潮环结构的截面图; 第4A与4B图系显示根据本发明第一实施例之半导体 元件之制造方法(第一个图); 第5A与5B图系显示根据本发明第一实施例之半导体 元件之制造方法(第二个图); 第6A与6B图系显示根据本发明第一实施例之半导体 元件之制造方法(第三个图); 第7A与7B图系显示根据本发明第一实施例之半导体 元件之制造方法(第四个图); 第8图系显示根据本发明第一实施例之半导体元件 之制造方法(第五个图); 第9图系显示根据本发明第一实施例之半导体元件 之制造方法(第六个图); 第10图系显示根据本发明第一实施例之半导体元 件之制造方法(第七个图); 第11图系显示根据本发明第一实施例之半导体元 件之制造方法(第八个图); 第12图系显示根据本发明第一实施例之半导体元 件之制造方法(第九个图); 第13图系显示根据本发明第一实施例之半导体元 件之制造方法(第十个图); 第14图系显示根据本发明第一实施例之半导体元 件之制造方法(第十一个图); 第15A与15B图系显示根据本发明第一实施例之半导 体元件之制造方法(第十二个图); 第16A与16B图系显示根据本发明第二实施例之半导 体元件之制造方法(第一个图); 第17图系显示根据本发明第二实施例之半导体元 件之制造方法(第二个图); 第18A与18B图系显示根据本发明第三实施例之半导 体元件之制造方法(第一个图); 第19A至19C图系显示根据本发明第三实施例之半导 体元件之制造方法(第二个图); 第20图系显示根据本发明第三实施例之半导体元 件之制造方法(第三个图); 第21图系显示根据本发明第四实施例之半导体元 件之制造方法; 第22图系显示根据本发明第五实施例之半导体元 件之制造方法; 第23图系显示根据本发明第六实施例之半导体元 件之制造方法; 第24A至24C图系显示形成在半导体电路区域内之电 感器构件之建构实例; 第25A与25B图系显示根据本发明第七实施例之电感 器构件之建构; 第26A与26B图系显示根据本发明第八实施例之电感 器构件之建构; 第27图系用于解说电感器构件系形成在半导体电 路区域内之位置; 第28A与28B系显示根据本发明第九实施例之熔丝构 件之建构; 第29A至29C图系用于解说介层图案与上层布线图案 间之关系; 第30A与30B图系显示在本发明第十实施例中之布线 结构;以及 第31A与31B图系显示在本发明第十一实施例中之布 线结构。 |
