译码装置

摘要

一种译码装置(11)，在模拟PLL电路(13)锁定之前，根据数字PLL电路(13)生成的第1时钟脉冲(Dpck)，从检测到的ADIP的相位反转模式中解调地址信息。在模拟PLL电路(13)锁定之后，根据该模拟PLL电路(13)生成的第2时钟脉冲(Apck)，从检测到的ADIP的相位反转模式中解调地址信息。从而可以对通过相位调制所记录的地址信息进行高效的解调处理。

主权项

1.一种译码装置，是从包含地址信息在内的所定频率的摆动信号中，解调所述地址信息的译码装置，其特征在于：包括：振荡输出第1时钟脉冲，对所述摆动信号与所述第1时钟脉冲的相位差进行计数，并根据该计数值，使所述第1时钟脉冲与所述摆动信号同步的数字PLL电路；振荡输出第2时钟脉冲，生成与所述摆动信号和所述第2时钟脉冲之间的相位差相对应的控制电压，并根据该控制电压，使所述第2时钟脉冲与所述摆动信号同步的模拟PLL电路；对所述摆动信号进行取样，解调所述地址信息的解调电路；以及生成选择所述第1时钟脉冲和所述第2时钟脉冲中的某一个的选择信号的选择控制电路，所述解调电路，设定成可在所述第1及第2时钟脉冲间进行切换，使用基于所述选择信号所选择的所述第1及第2时钟脉冲中的某一个，对所述摆动信号进行取样。