发明名称 多厚度半导体互连及其方法
摘要 本发明揭示一种具有厚度变化的导线(95),用以协助克服阻容延迟(RC delay)及杂讯耦合(noise coupling)。藉由改变导线的厚度,即可避免(若有必要)导体宽度之变化,从而在导体之间保持规定之最小间距,同时保持导线的预定所需 RC参数及杂讯特性。导体深度变化系藉由将一介电层(26、66)蚀刻成不同厚度而达成。然后,于该介电层上填充不同厚度之导电性填料(34、82),从而形成具有变化之厚度的一导线。于一特定金属阶层处所获得之不同导线厚度可额外用于除了信号或功率供应导线之外的半导体结构中,如接点、导通孔或装置之电极。用以决定互连厚度如何变化才能满足需要的设计准则所需之厚度分析可自动进行,且可提供作为一CAD工具。
申请公布号 TWI293493 申请公布日期 2008.02.11
申请号 TW092112456 申请日期 2003.05.07
申请人 飞思卡尔半导体公司 发明人 凯瑟琳C. 余;柯克J. 史托佐斯基;杰诺斯 法卡;赫特 森契斯;永-吉T. 李
分类号 H01L21/76(2006.01) 主分类号 H01L21/76(2006.01)
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种形成一多厚度互连之方法,其包括: 提供具有一基板之一半导体结构; 于该基板上形成一第一介电层; 于该第一介电层中形成一连续开口,该第一介电层 具有复数个不同深度,其系与该连续开口之预定点 处之预定电阻値与电容値相关,其中该连续开口具 有:一具有实质平坦的一水平下部表面之第一部分 、一具有实质平坦的一水平下部表面之第二部分 以及一具有实质平坦的一水平下部表面之第三部 分,其中该第一部分系比该第二部分浅,该第二部 分系比该第三部分浅; 于该连续开口中形成一导电层,以于该第一部分形 成一第一载流层;于与该第一载流层邻接之该第二 部分形成一第二载流层;以及于该第三部分形成一 导通孔,该第一载流层、该第二载流层以及该导通 孔相互电气连接且三者实体地连续。 2.如申请专利范围第1项之方法,其中该第一介电层 具有一顶部部分,其具有不同于紧靠该顶部部分下 方的一下部部分之一蚀刻特性,且其中形成该连续 开口包括: 利用一第一蚀刻剂于该连续开口之一预期位置上 蚀刻该顶部部分;以及 利用不同于该第一蚀刻剂之一第二蚀刻剂于该连 续开口之该预期位置中蚀刻该下部部分。 3.如申请专利范围第1项之方法,其进一步包括: 以彼此不同之宽度形成该第一载流层、该第二载 流层以及该第三载流层。 4.如申请专利范围第1项之方法,其进一步包括: 利用该第二部分分隔开该第一部分与该第三部分 。 5.一种多厚度互连,其包括: 一半导体装置结构,其具有一基板; 一第一介电层,位于该基板上; 一位于该第一介电层中之连续开口,该第一介电层 具有复数个不同深度,其系与该连续开口之预定点 处之预定电阻値与电容値相关,该连续开口具有: 一具有实质平坦的一水平下部表面之第一部分、 一具有实质平坦的一水平下部表面之第二部分以 及一具有实质平坦的一水平下部表面之第三部分, 其中该第一部分系比该第二部分浅,而该第二部分 系比该第三部分浅; 一第一载流层,位于该连续开口之该第一部分; 一第二载流层,位于该连续开口之该第二部分并且 位于该第一载流层之侧边;以及 一导通孔,位于该连续开口之该第三部分,该第一 载流层、该第二载流层以及该导通孔系电气连接, 而使其三者实体地连续。 图式简单说明: 图1至8以断面的形式显示具有多厚度之互连层的 一半导体之一第一形式; 图9以与图1至8之视图垂直的断面形式显示利用图1 至8之方法所形成且具有不同厚度之区域的另一互 连图案; 图10至15以断面的形式显示具有多厚度之互连的一 半导体之一第二形式; 图16以断面的形式显示利用图10至15之方法所形成 且具有不同厚度之区域的另一互连图案; 图17以流程图的形式显示用以提供多厚度的互连 之一电脑自动化设计(computer automated design;CAD)工具 方法; 图18以透视的形式显示具有多厚度之一互连;以及 图19以透视的形式显示具有多厚度之另一互连。
地址 美国