| 发明名称 | 半导体封装件及其制法 | ||
| 摘要 | 一种半导体封装件及其制法，是提供一具多个芯片承载件的芯片承载件模块片，且于该芯片承载件上设有多个电性连接点，并于该芯片承载件模块片上进行接置芯片及封装模压作业，藉以形成用以包覆半导体芯片的封装胶体，并使该电性连接点外露出该封装胶体，接着于该封装胶体上形成图案化线路层，且使该线路层电性耦合至该电性连接点，之后沿各该芯片承载件间进行切割，藉以形成多个半导体封装件，其中各该半导体封装件的封装胶体上即形成有线路层，以供该半导体封装件利用形成于该封装胶体上的线路层提供额外的电性接点，从而提升电子产品电性功能，同时于封装件堆叠时，可使上层堆叠封装件毋须受限于下层堆叠封装件的设计。 | ||
| 申请公布号 | CN101110369A | 申请公布日期 | 2008.01.23 |
| 申请号 | CN200610101590.2 | 申请日期 | 2006.07.20 |
| 申请人 | 矽品精密工业股份有限公司 | 发明人 | 普翰屏;萧承旭 |
| 分类号 | H01L21/50(2006.01);H01L21/60(2006.01);H01L21/56(2006.01);H01L23/488(2006.01);H01L23/31(2006.01) | 主分类号 | H01L21/50(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 程伟;王锦阳 |
| 主权项 | 1.一种半导体封装件的制法，包括：提供一具多个芯片承载件的芯片承载件模块片，且于该芯片承载件上设有多个电性连接点；于各该芯片承载件上接置并电性连接半导体芯片；于该芯片承载件模块片上形成一用以包覆该半导体芯片的封装胶体；将该电性连接点外露出该封装胶体；于该封装胶体上形成线路层，且该线路层电性耦合至外露出该封装胶体的电性连接点；以及沿各该芯片承载件边缘进行切割，以形成多个半导体封装件。 | ||
| 地址 | 中国台湾台中县 | ||