| 主权项 |
1.一种探针卡匣,其特征为具备: 探针薄片,其具有:接触设于被检测对象物之电极 的多数接触端子,由上述多数接触端子之各个被引 出的配线,电连接于上述配线的多数周边电极,及 连接于上述多数周边电极之中之第1周边电极的测 试用连接端子;及 支撑构件,在其与上述探针薄片之间挟持上述被检 测对象物; 上述探针薄片为,上述多数周边电极之中第2周边 电极作为检测电路用元件之端子被形成,上述多数 接触端子被形成为角锥形状或角锥梯形状。 2.如申请专利范围第1项之探针卡匣,其中 上述探针薄片具有包围上述多数接触端子而形成 的金属膜。 3.如申请专利范围第2项之探针卡匣,其中 在上述探针薄片与上述支撑构件之间具有减压手 段。 4.如申请专利范围第3项之探针卡匣,其中 上述探针薄片可对应检测种类而更换。 5.一种探针卡匣,其特征为具备: 第1探针薄片,其具有:接触设于被检测对象物之电 极的多数接触端子,由上述多数接触端子之各个被 引出的配线,及电连接于上述配线的多数第1接触 电极; 第2探针薄片,其具有:接触于上述第1探针薄片之上 述多数第1接触电极的多数第2接触电极,电连接于 上述多数第2接触电极之各个的多数周边电极,及 连接于上述多数周边电极之中之第1周边电极的测 试用连接端子;及 支撑构件,在其与上述第2探针薄片之间,介由上述 第1探针薄片挟持上述被检测对象物; 上述第2探针薄片为,上述多数周边电极之中第2周 边电极作为检测电路用元件之端子被形成, 上述第1探针薄片为,上述多数接触端子被形成为 角锥形状或角锥梯形状。 6.如申请专利范围第5项之探针卡匣,其中 上述第1探针薄片具有包围上述多数接触端子而形 成的金属膜。 7.如申请专利范围第6项之探针卡匣,其中 在上述第1探针薄片与上述支撑构件之间具有减压 手段。 8.如申请专利范围第6或7项之探针卡匣,其中 在上述第2探针薄片与上述支撑构件之间具有减压 手段。 9.如申请专利范围第8项之探针卡匣,其中 上述第2探针薄片可对应检测种类而更换, 上述第1探针薄片不受检测种类影响而可以共用。 10.一种半导体检测装置,系使用申请专利范围第4 项之探针卡匣的半导体检测装置,其特征为具备: 上述探针卡匣;连接于上述探针卡匣之上述测试用 连接端子、对装着于上满探针卡匣之半导体装置 进行电气特性检测的测试器;及对上述探针卡匣之 上述探针薄片与上述支撑构件之间进行减压,控制 上述半导体装置之电极与上述探针薄片之接触端 子之间施加之荷重的真空度控制系。 11.一种半导体检测装置,系使用申请专利范围第9 项之探针卡匣的半导体检测装置,其特征为具备: 上述探针卡匣;连接于上述探针卡匣之上述测试用 连接端子、对装着于上述探针卡匣之半导体装置 进行电气特性检测的测试器;及对上述探针卡匣之 上述第2探针薄片与上述支撑构件之间进行减压, 控制上述半导体装置之电极与上述第1探针薄片之 接触端子之间施加之荷重的真空度控制系。 12.一种半导体检测装置,系使用申请专利范围第9 项之探针卡匣的半导体检测装置,其特征为具备: 上述探针卡匣;连接于上述探针卡匣之上述测试用 连接端子、对装着于上述探针卡匣之半导体装置 进行电气特性检测的测试器;及对上述探针卡匣之 上述第1探针薄片与上述支撑构件之间、以及上述 第2探针薄片与上述支撑构件之间进行减压,控制 上述半导体装置之电极与上述第1探针薄片之接触 端子之间施加之荷重的真空度控制系。 13.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;于 上述晶圆状态下对上述多数半导体装置之电气特 性整体地进行检测的工程;切断上述晶圆,分离成 各个半导体装置的工程;及以树脂封装上述半导体 装置的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 14.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;于 上述晶圆状态下对上述多数半导体装置之电气特 性整体地进行检测的工程;及切断上述晶圆,分离 成各个半导体装置的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 15.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;及 于上述晶圆状态下对上述多数半导体装置之电气 特性整体地进行检测的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 16.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;以 树脂封装上述晶圆的工程;及对上述封装晶圆上形 成之多数半导体装置之电气特性整体地进行检测 的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 17.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;将 上述晶圆分割成多数的工程;及对上述分割晶圆上 形成之多数半导体装置之电气特性整体地进行检 测的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 18.一种半导体装置之制造方法,其特征为具备: 于晶圆制作电路,形成多数半导体装置的工程;及 于上述晶圆状态下对上述多数半导体装置之电气 特性不按次序地进行检测,藉由重复进行彼等而检 测上述晶圆上制作之全部半导体装置的工程; 上述检测工程,系使用申请专利范围第10、11或12项 之半导体检测装置。 图式简单说明: 图1(a)为本发明之半导体元件(晶片)被配列之被接 触对象的晶圆之斜视图,(b)为半导体元件(晶片)之 斜视图。 图2为本发明第1实施形态之探针卡匣之重要部分 断面图。 图3为本发明第1实施形态之探针卡匣之中,分解图2 之主要部分之斜视图。 图4为本发明第2实施形态之探针卡匣之重要部分 断面图。 图5(a)~(c)为本发明之探针卡匣之探针薄片之中接 触端子部分形成用之制程之工程顺序之断面图。 图6(a)~(c)为本发明之探针卡匣之中形成有配线的 探针薄片之制程之工程顺序之断面图。 图7(d)~(f)为本发明之探针卡匣之中形成有配线的 探针薄片之制程之工程顺序(接续图6)之断面图。 图8(g)~(i)为本发明之探针卡匣之中形成有配线的 探针薄片之制程之工程顺序(接续图7)之断面图。 图9为本发明之探针卡匣之中探针薄片之形成用之 制程之工程顺序之断面图。 图10为本发明之探针卡匣之中探针薄片之形成用 之制程之工程顺序(接续图9)之断面图。 图11为本发明之探针卡匣之中探针薄片之形成用 之制程之工程顺序(接续图10)之断面图。 图12为本发明之探针卡匣之中再配线用之探针薄 片之形成用之第2制程之断面图。 图13(a)、(b)为本发明之探针卡匣之中搭载有元件 之配线薄片之形成用之第2制程之工程顺序之断面 图。 图14(a)为检测对象之晶圆之半导体元件形成区域 以4片小型晶圆覆盖之例之平面图,(b)为检测对象 之晶圆之半导体元件形成区域之1/4区域形成为小 型晶圆之例之平面图,(c)及(d)分别为切断(b)之晶圆 之代表例之平面图。 图15为本发明之探针卡匣之中由多数晶圆形成探 针薄片之制程之工程顺序之断面图。 图16为本发明之探针卡匣之中由多数晶圆形成探 针薄片之制程之工程顺序(接续图15)之断面图。 图17为本发明之探针卡匣之中由多数晶圆形成探 针薄片之制程之中,由图16之矽蚀刻用保护治具之 下面观察之斜视图。 图18(a)为检测对象之晶圆之半导体元件形成区域 之一例之平面图,(b)为检测对象之晶圆被4分割之 晶圆及半导体元件形成区域之平面图。 图19(a)为检测对象之晶圆之半导体元件形成区域 之一例之平面图,(b)为检测对象之晶圆被区分为多 次检测时之半导体元件不按次序之配置之一例之 平面图,(c)为检测对象之晶圆被区分为多次检测时 之半导体元件不按次序之配置之相对于(b)之一例 之平面图。 图20为本发明第3实施形态之探针卡匣之重要部分 断面图。 图21为本发明之探针卡匣之探针薄片之中形成有 接地层之探针薄片之断面图。 图22为本发明之探针卡匣之探针薄片之中形成有 接地层之另一探针薄片之断面图。 图23为本发明之探针卡匣之探针薄片之中形成有 接地层之另一探针薄片之断面图。 图24为本发明之一实施形态之检测系统全体概略 构成之图。 图25为本发明之一实施形态之中,包含半导体装置 之检测工程的制造工程之代表例之图。 |
