发明名称 用于选择测试模式输出通道的测试布置及方法
摘要 一种用于测试待测电路单元(101、101a~101n)的测试布置,具有:测试设备,用于保持待测电路单元;输入/输出通道(DQ0~DQn),用于将所述待测电路单元与所述测试设备相连,以及用于与所述待测电路单元交换测试数据;以及测试模式输出通道(103、103a~103n),用于输出来自所述待测电路单元的测试结果数据(104、104a~104n),其中在所述待测电路单元中设置至少一个转向单元(102、102a~102n),用于将所述测试模式输出通道之一与所述输入/输出通道之一相连,从而可以将从所述待测电路单元输出的所述测试结果信号从所述待测电路单元转向所述输入/输出通道中指定的一个。
申请公布号 CN100357753C 申请公布日期 2007.12.26
申请号 CN200410068342.3 申请日期 2004.08.31
申请人 印芬龙科技股份有限公司 发明人 托马斯·芬特斯;比约恩·弗拉赫;克劳斯·霍夫曼;安德列斯·洛吉希;沃尔夫冈·鲁夫;马丁·施内尔
分类号 G01R31/28(2006.01);G01R31/3181(2006.01);G06F11/22(2006.01);H03M7/30(2006.01) 主分类号 G01R31/28(2006.01)
代理机构 北京康信知识产权代理有限责任公司 代理人 余刚;李丙林
主权项 1、一种用于测试待测电路单元(101、101a~101n)的测试布置,具有:a)测试设备,用于保持待测电路单元(101、101a~101n);b)输入/输出通道(DQ0~DQn),用于将所述待测电路单元(101、101a~101n)与所述测试设备相连,以及用于与所述待测电路单元(101、101a~101n)交换测试数据;以及c)测试模式输出通道(103、103a~103n),用于输出来自所述待测电路单元(101、101a~101n)的测试结果数据(104、104a~104n),其中每个所述待测电路单元(101、101a~101n)具有:d)至少一个转向单元(102、102a~102n),用于将所述测试模式输出通道(103、103a~103n)之一与所述输入/输出通道(DQ0~DQn)之一相连,从而可以将从所述待测电路单元(101、101a~101n)输出的所述测试结果信号(104、104a~104n)从所述待测电路单元(101、101a~101n)转向所述输入/输出通道(DQ0~DQn)中指定的一个,其中至少一个转向单元(102、102a~102n)包括:d1)至少一个选择单元(105、105a~105n),用于输出指定要与待测电路单元(101、101a~101n)中的测试模式输出通道(103、103a~103n)相连的输入/输出通道(DQ0~DQn)的选择信号(107),以便将来自待测电路单元(101、101a~101n)的测试结果信号(104、104a~104n)转向所指定的输入/输出通道(DQ0~DQn),以及d2)至少一个连接单元(106),可以用于将待测电路单元(101、101a~101n)中的测试模式输出通道(103、103a~103n)与根据由选择单元(105、105a~1054n)输出的选择信号(107)而指定的输入/输出通道(DQ0~DQn)相连。
地址 联邦德国慕尼黑