发明名称 防止多分支变压器差动保护误动的负序合成制动装置
摘要 一种防止多分支变压器差动保护误动的负序合成制动装置,通过用变压器差动保护中的三相差动电流的基波负序电流与变压器各中性点接地侧或分支的零序电流中的最大值构成比率制动元件,当比较器(5)正输入端信号小于负输入端信号,比较器(5)输出0,判为区外接地故障,闭锁三相比率差动保护出口;否则比较器(5)输出1,允许三相差动保护动作。本发明的优点是,可完全避免三相电流互感器误差不一致时,中性点接地侧区外接地故障导致的变压器差动保护误动。
申请公布号 CN100350696C 申请公布日期 2007.11.21
申请号 CN200410016290.5 申请日期 2004.02.13
申请人 浙江大学 发明人 徐东
分类号 H02H7/045(2006.01) 主分类号 H02H7/045(2006.01)
代理机构 杭州之江专利事务所 代理人 连寿金
主权项 1.一种防止多分支变压器差动保护误动的负序合成制动装置,其特征在于:该装置由第一组第一至第n滤波器(01、02、……0n)、基波负序滤过器(1)、第二组滤波器(2)、求最大值电路(3)、乘法器(4)、比较器(5)构成,其中第一组第一至第n滤波器(01、02、……0n)的输入端分别输入变压器各中性点接地分支的零序电流瞬时值信号(3i10、3i20、……3in0),第一组第一至第n滤波器(01、02、……0n)的输出端分别与求最大值电路(3)的输入端相连接,乘法器(4)的一个输入端接求最大值电路(3)的输出端,其另一个输入端输入整定值K,比较器(5)的负输入端接乘法器(4)的输出端,基波负序滤过器(1)的三个输入端分别输入从变压器差动保护中获得的三相差动电流瞬时值信号(ida、idb、idc),其输出端接第二组滤波器(2)的输入端,第二组滤波器(2)的输出端与比较器(5)的正输入端相接,比较器(5)输出三相制动信号;当比较器(5)正输入端信号小于负输入端信号,比较器(5)输出0,判为区外接地故障,闭锁三相比率差动保护出口,否则比较器(5)输出1,允许三相差动保护动作,n为变压器中性点接地分支数。
地址 310027浙江省杭州市浙大路38号浙江大学电机系