触发器电路组件

摘要

本发明涉及一种触发器电路组件，包括至少四个差动放大器(1，2，3，4)，其以形成触发器D的形式互连。根据所述发明原理，差动放大器(1，2，3，4)的发射极节点(E1，E2)借助于开关对(S1，S2)关于电源电势来开关，并且受控于施加到控制输入(CN，CP)的差动输入时钟信号。本发明的触发器工作于特别低的电源电压(VCC)，并且特别适合于设计分频器和移位寄存器。

主权项

1.一种触发器电路装置，，包括一对输入端子(CP，CN)，设计用来供给差动时钟信号，一对输出端子(QP，QN)，设计用来接出差动输出信号，四个差动放大器(1，2，3，4)，每个具有两个晶体管(5，6；7，8；9，10；11，12)，其受控部分各设置于与电阻器(R1，R2，R3，R4)的串联电路中，该串联电路设置于电源电势端子(VCC)和第一或第二共用发射极节点(E1，E2)之间，其控制端子互相耦合以形成D触发器结构，并且其中在至少一个差动放大器(3)的输出形成输出端子对(QP，QN)。第一电流源(Q1)，其将第一共用发射极节点(E1)连接到基准电势端子(VEE)，第二电流源(Q2)，其将第二共用发射极节点(E2)连接到所述基准电势端子(VEE)，第一开关(S1)，其受控部分连接在电源电势端子(VCC)和第一发射极节点(E1)之间，以及第二开关(S2)，其受控部分连接在电源电势端子(VCC)和第二发射极节点(E2)之间，第一和第二开关(S1，S2)各有一控制端子，其形成输入端子对(CP，CN)。