发明名称 一种AU/VC并行接口处理装置
摘要 本发明公开一种AU/VC并行接口处理装置,包括ADD侧接口模块和DROP侧接口模块,ADD侧接口模块经配置后可将4位格式输入数据流转换为8位格式输出数据流,将帧头指示输入信号转换为ADD侧帧头指示输出信号,以及将ADD侧C1J1指示输入信号和ADD侧PL指示输入信号分别转换为C1J1指示输出信号和PL指示输出信号;DROP侧接口模块经配置后可将8位格式输入数据流转换为4位格式输出数据流,将根据DROP侧C1J1指示输入信号和DROP侧PL指示输入信号生成DROP侧帧头指示输出信号,以及将DROP侧C1J1指示输入信号和DROP侧PL指示输入信号分别转换为DROP侧C1J1指示输出信号和DROP侧PL指示输出信号。采用本发明能够较大减少AU/VC并行接口所需占用芯片的管脚数目,使得芯片设计更为容易实现。
申请公布号 CN101072081A 申请公布日期 2007.11.14
申请号 CN200710079536.7 申请日期 2007.02.26
申请人 中兴通讯股份有限公司 发明人 范艳芳;孙明施
分类号 H04J3/06(2006.01);H04L29/02(2006.01);H04L5/00(2006.01) 主分类号 H04J3/06(2006.01)
代理机构 北京安信方达知识产权代理有限公司 代理人 龙洪;霍育栋
主权项 1、一种AU/VC并行接口处理装置,包括ADD侧接口模块和DROP接口模块,其中:所述ADD侧接口模块设置有时钟端、4位格式数据输入端、ADD侧帧头指示信号输入端、ADD侧C1J1指示信号输入端、ADD侧PL指示信号输入端、8位格式数据输出端、ADD侧帧头指示信号输出端、ADD侧C1J1指示信号输出端和ADD侧PL指示信号输出端,所述ADD侧接口模块经配置后可将4位格式输入数据流转换为8位格式输出数据流,将ADD侧帧头指示输入信号、ADD侧C1J1指示输入信号和ADD侧PL指示输入信号分别转换为ADD侧帧头指示输出信号、ADD侧C1J1指示输出信号和ADD侧PL指示输出信号;所述DROP侧接口模块设置有时钟端、8位格式数据输入端、DROP侧C1J1指示信号输入端、DROP侧PL指示信号输入端、4位格式数据输出端、DROP侧帧头指示信号输出端、DROP侧C1J1指示信号输出端和DROP侧PL指示信号输出端,所述DROP侧接口模块经配置后可将8位格式输入数据流转换为4位格式输出数据流,根据DROP侧C1J1指示输入信号和DROP侧PL指示输入信号生成DROP侧帧头指示输出信号,以及将DROP侧C1J1指示输入信号和DROP侧PL指示输入信号分别转换为DROP侧C1J1指示输出信号和DROP侧PL指示输出信号。
地址 518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部