| 主权项 |
1.一种半导体装置,包含有: 一内部电路,具有多数个操作模式,其中该内部电 路包含一模式设定电路用以因应一设定信号来设 定该等操作模式之一; 一外部端; 一连接至该外部端的外部电阻器;及 一电流检测电路,用以根据流经该外部电阻器之电 流来产生该设定信号。 2.如申请专利范围第1项所述之半导体装置,其中该 电流检测电路包含: 多数个内部电阻器; 一电流产生电路,用以将同一电流供应至该外部电 阻器与该等内部电阻器中的每一个;及 多数个比较器,分别连接至该等多数个内部电阻器 ,每一比较器将一产生在该对应的内部电阻器之电 压与一参考电压比较以产生该设定信号。 3.如申请专利范围第2项所述之半导体装置,其中该 等多数个内部电阻器系并联连接至该电流产生电 路。 4.如申请专利范围第2项所述之半导体装置,其中该 等多数个内部电阻器系串联连接至该电流产生电 路。 5.如申请专利范围第2项所述之半导体装置,其中该 电流产生电路与该等比较器包含一功率消耗降低 机构,用以因应一断电信号阻止电流的流动、及一 闩锁电路,用以持有该等比较器的设定信号。 6.如申请专利范围第1项所述之半导体装置,其中该 内部电路包含一具有一除频器之锁相回路(PLL)电 路,并且该除频器包含该模式设定电路。 7.如申请专利范围第1项所述之半导体装置,其中该 内部电路包含一具有一相位比较器之PLL电路,并且 该相位比较器包含该模式设定电路。 8.如申请专利范围第1项所述之半导体装置,其中该 内部电路包含一具有一电荷泵之PLL电路,并且该电 荷泵包含该模式设定电路。 9.如申请专利范围第1项所述之半导体装置,其中该 内部电路包含一具有一回路滤波器之PLL电路,并且 该回路滤波器包含该模式设定电路。 10.如申请专利范围第1项所述之半导体装置,其中 该内部电路包含一具有一压控振荡器之PLL电路,并 且该压控振荡器包含该模式设定电路。 11.如申请专利范围第10项所述之半导体装置,其中 该压控振荡器包含: 一电压电流转换电路; 一连接至该电压电流转换电路的可变电流电路;及 一连接至该可变电流电路的电流控制振荡器,该可 变电流电路包含该模式设定信号。 12.如申请专利范围第1项所述之半导体装置,其中 该内部电路与该电流检测电路系形成在一单一晶 片上。 13.如申请专利范围第12项所述之半导体装置,其中 该晶片与该外部电阻器被封装在一起。 图式简单说明: 第1图是一显示一晶片的概要图; 第2图是一显示根据本发明一第一实施例的一电流 检测电路之概要电路图; 第3图是一表指示由第2图所示之电流检测电路产 生的输出信号的信号位准; 第4图是一封装晶片的一概要横截面图; 第5图是一显示根据本发明一第二实施例的一电流 检测电路之概要电路图; 第6图是一表指示由第5图所示之电流检测电路产 生的输出信号的信号位准; 第7图是一显示根据本发明一第三实施例的一电流 检测电路之概要电路图; 第8图是一方块图显示根据本发明一第四实施例的 一内部电路; 第9图是一方块图显示根据本发明一第五实施例的 一内部电路; 第10图是一方块图显示根据本发明一第六实施例 的一内部电路; 第11图是一方块图显示根据本发明一第七实施例 的一内部电路; 第12图是一方块图显示根据本发明一第八实施例 的一内部电路; 第13图是一方块图显示根据本发明一第九实施例 的一内部电路;及 第14图是一方块图显示根据本发明一第十实施例 的一内部电路。 |
