数字PLL的锁定检测电路

摘要

本发明的课题是实现能够可靠地进行对输入了反转间隔长的信号和反转间隔短的信号的数字PLL的锁定判断的锁定检测电路。利用被数字控制振荡器的振荡输出进行了取样的离散值输入PLL的输入信号，利用电压比较装置(261)检测重复得到的数字控制振荡器的振荡频率的离散值的信号电平是否在预先设定的阈值范围内，当利用电压比较装置(261)检测出检测电压在阈值范围外时，由评价值分配装置(262)分配正的第1数，当检测出在阈值范围内时，由评价值分配装置(262)分配负的第2数，用累积装置(271)对分配的数进行累加，利用锁定判断装置(273)根据累积数的大小判断PLL是否处于锁定状态，利用如上方法实现数字PLL的锁定检测电路。

主权项

1.一种数字PLL的锁定检测电路(26)，用于检测PLL电路是否被锁定，其特征在于，具备：比较器(261)，对预先确定的用于判断上述PLL电路是否被锁定的基准信号与从上述PLL电路输出的相位误差信号进行比较，当上述基准信号大于上述相位误差信号时，输出信号“0”，当上述基准信号小于上述相位误差信号时，输出信号“1”；选择器部(262)，当从上述比较器输入了信号“0”时输出正数，当从上述比较器输入了信号“1”时输出负数；限制器部(272)，将输入的上述正负数限制在预先确定的上限值和下限值之间；加法器(271)，将从上述选择器部输出的正负数的任意一个与由上述限制器部限制后的上述正负数相加，并输出到上述限制器部；和锁定判断部(273)，当由上述限制器部限制后的上述正负数的累加值为正时，判断为锁定状态，当为负时判断为解锁状态。