发明名称 积体电路结构及其制造方法
摘要 一种积体电路结构,此结构包括基底、接触窗与萧特基接触金属层。基底上已形成有重掺杂区与轻掺杂区。接触窗设置于重掺杂区上,而萧特基接触金属层则设置于轻掺杂区上,与基底构成萧特基二极体。其中,接触窗的材质与萧特基接触金属层的材质不同。
申请公布号 TW200739762 申请公布日期 2007.10.16
申请号 TW095112820 申请日期 2006.04.11
申请人 联华电子股份有限公司 发明人 郑朝华
分类号 H01L21/60(2006.01) 主分类号 H01L21/60(2006.01)
代理机构 代理人 詹铭文;萧锡清
主权项
地址 新竹市新竹科学工业园区力行二路3号